单相变极多速电机绕组连接及抽头调速法

介绍了单相变极多速异步电机的绕组结构、连接规律和抽头调速法 ,通过分析比较电势星形图得出了一种四、六极性能兼顾的变极方案。改绕后的样机测试结果表明 ,变极多速绕组连接方案和分析方法是正确的。

减小梳状滤波器尺寸的有效措施——抽头设计法

梳状滤波器是微波设备最常用的微波部件之一。以往设计师们对其电气性能指标比较重视,给出了一系列图表公式,使得设计者设计起来十分方便。而对其外形尺寸、重量论述不多。然而,随着机载设备的发展,不但要求滤波器有高的电性能指标,并且对其外形尺寸、重量都给出了严格的限制。就是在这种情况下,我们才设计试验了“抽头型”梳状滤波器。本文给出了两种方法设计的滤波器实例,其电气性能不相上下,但外形尺寸和重量却相差许多。

提高单相异步电动机起动转矩的简捷方法

讨论提高双值电容单相异步电动机起动转矩的简捷有效方法,考虑到兼顾起动和运转时的圆形磁场,讨论高次谐波的影响,取得较好技术经济指标。

一种结合高分辨率TDC的快速全数字锁相环设计

针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用抽头延迟线法和双通道差分延迟线法提高量化精度,采用对称式层次型结构实现对负时间间隔的量化,设计的相调电路将量化的脉冲信号还原为时间长度信号,通过状态机对反馈信号的相位提前或延迟,实现对参考信号的快速锁定,在环路锁定后使用下降沿检测电路适时关闭鉴频鉴相器和时间数字转换器,降低整体电路的功耗.在Xilinx KC705开发平台上进行仿真与验证,并在Xpower软件上与传统的基于游标尺链型的全数字锁相环进行功耗对比分析.结果表明,此全数字锁相环的量化误差控制在0.2 ns之内,反馈信号可在3个参考信号时钟周期内快速锁定参考信号,整体电路功耗相比传统的基于游标尺链型的全数字锁相环降低约18.1%.本文提出的全数字锁相环具有实时性强、锁定速度快、量化精度高、功耗低等优势,更适用于高速、低功耗的现代数字通信系统.

一种基于环振的高精度时间测量芯片设计实现

高精度时间测量技术在空间探索、高能物理以及速度、流量、距离等多种测量领域有广泛用途,实现这种功能的电路被称为时间数字转换器(Time-to-Digital Converter,TDC)。分析了高精度时间测量的不同类型实现原理和技术,在此基础上介绍了一种基于环形振荡器(环振)的TDC芯片设计。该芯片采用0.18μm 1P5M CMOS工艺流片加工,测试结果表明其测量分辨率达到52 ps,可以用于流量、温度、距离等多种测量领域。

基于恒比定时鉴别的激光雷达时间测量前沿技术研究

通过FPGA设计了基于恒比定时时刻鉴别直接实现机载激光雷达时间测量系统的方案。详细阐述了时刻鉴别尤其是恒比定时时刻鉴别的原理及性能特点,对传统恒比定时时刻鉴别误差进行了估算,并设计了恒比定时时刻鉴别的简易电路。最后给出了通过抽头延迟线法实现机载激光雷达时间测量的初步方案,对后期提高该时间测量系统的精度提出了改进意见。

高精度时间测量电路与实现

本文介绍了不同类型的时间测量方法,讨论了实现高精度时间测量所采用的电路与实现技术。通过这些方法可以实现皮秒(ps)级的时间测量,满足不同应用场合的需求。

基于高分辨率TDC的快速全数字锁相环

针对时间数字转换器(Time-to-Digital Converter,TDC)的精度低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)的锁定时间长问题,设计了一种新型全数字锁相环。本设计中的TDC优化了差分延迟线法结构,提高了量化相位差信号的分辨率;在数控振荡器(Digital Controlled Oscillator,DCO)中内嵌的相调电路能快速调整反馈信号的相位,缩短环路的锁定时间。最后在Xilinx VC709评估套件上进行电路设计与仿真验证。结果表明,该ADPLL的量化误差不大于0.25 ns,在三个参考信号时钟周期内即可完成锁定。该全数字锁相环具有锁定时间短、捕获精度高等优势。