期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
优化时延和可布性的标准单元布局算法
1
作者 侯文婷 洪先龙 +1 位作者 吴为民 蔡懿慈 《中国科学（E辑）》 CSCD 北大核心 2002年第5期704-712,共9页
分析了时延和可布性的关系,提出了一个多步的布局算法来优化这两个目标.首先,时延驱动的布局算法找到一个全局最优解.在第二步中,本算法在保证不破坏时延特性的基础上提高芯片的可布性.这个算法已经实现,并且对若干实际电路进行了测试.... 分析了时延和可布性的关系,提出了一个多步的布局算法来优化这两个目标.首先,时延驱动的布局算法找到一个全局最优解.在第二步中,本算法在保证不破坏时延特性的基础上提高芯片的可布性.这个算法已经实现,并且对若干实际电路进行了测试.结果表明应用本布局算法最大时延值能够下降30％,并且第二步中在保证时延值不变的情况下,最大拥挤度下降10％. 展开更多
关键词 可布性 时延分析 查表时延模型 拥挤度估计模型 集成电路设计
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部