一种基于异质多铁结构全局应变时钟的纳磁体择多逻辑门

利用正、负磁致伸缩系数材料(Terfenol-D,Ni)对相同应变的响应差异,提出了一种基于异质多铁结构全局应变时钟的纳磁体择多逻辑门,设计了“高应力启动-低应力计算”的两步择多计算模式,使用MuMax3微磁学仿真软件建立了该器件的微磁学模型,并研究了其能量演化情况和周期能耗.仿真结果表明:异质多铁结构全局应变时钟纳磁体择多逻辑门能够成功地对任意的3端输入组合连续执行择多计算;应用两步择多计算模式,该器件计算正确率可达100%,其执行连续计算的周期为2.75 ns,周期能耗约64 aJ.研究发现:应力各向异性能和偶极子耦合能变化引起的能量势阱变化是决定该器件磁化动力学行为的主要原因.本文研究结果可为纳米磁逻辑电路的设计提供重要指导.

基于概率模型的择多逻辑门背景电荷分析

建立了时不变双量子阱系统状态转换的概率模型,量化分析了背景电荷对量子元胞自动机(QCA)择多逻辑门的影响。仿真结果表明,决策元胞处于各态概率既受背景电荷位置的影响,还与择多逻辑门的输入密切相关。背景电荷在一定坐标范围内会引起择多逻辑门决策元胞的错误翻转,甚至使决策元胞以接近100%的概率处于非预期态。不同输入状态在相同位置的背景电荷的影响下,决策元胞处在各态的概率并不相同。背景电荷影响下,决策元胞有可能以接近100%的概率处于"X0"或"X1"态,双稳态模型在背景电荷分析中并不适用。此外对比发现,QCA概率模型在背景电荷分析上计算量最小,具有一定的优越性。

广义择多逻辑

给出了F2 上基于权重、门限的广义择多逻辑算法,并对门限和算法的成功率进行了精确的计算。

基于多铁纳磁体的择多逻辑门三维磁化动态特性研究

建立了多铁纳磁体择多逻辑门的三维磁化动态模型,并施加应变时钟(应力或电压)对多铁择多逻辑门的择多计算功能进行了动态仿真,同时分析了应变时钟工作机制以及它与择多逻辑门可靠转换之间的关系.仿真结果表明所建三维动态模型准确地描述了择多逻辑门的工作机制,在30 MPa应力作用下,择多逻辑门接受新输入实现了正确的择多计算功能.研究还发现对中心纳磁体和输出纳磁体依次撤去应变时钟时,提前撤去输出纳磁体上的应力会降低择多逻辑门的正确计算概率,而延迟撤去输出纳磁体上的应力会降低择多逻辑门的工作频率.研究结果深化了人们对多铁择多逻辑门动态特性的认识,可为多铁逻辑电路的设计提供重要指导.

偶数元择多逻辑函数的稳定性和代数结构

与变元个数一定为奇数的SML函数相对应,本文定义了偶数元择多逻辑函数,考查了其中一部分函数的Walsh谱性质和代数结构,证明了当变元个数较多时这部分函数同样具有理想的稳定性和较高的非线性度。同时这部分函数的代数结构当n=2p,p是正整数时也是理想的。因而此类函数在非线性组合和非线性滤波密码环境中同样有密码学价值。

择多逻辑函数的若干性质

择多逻辑函数（SML函数）在密码学和计算机通信领域应用广泛.利用Wlash循环谱和代数理论,系统的对SML函数的Wlash谱特性、平衡性、代数次数、非线性度和相关免疫性等性质进行研究讨论,得出一些重要结论。

磁耦合元胞自动机逻辑器件的形状可重配置结构

磁耦合元胞自动机逻辑器件(即纳磁体逻辑器件)是后CMOS时代的一种极具潜力的新技术,具有无引线集成、极低功耗和天然非易失性等优点.纳磁体逻辑器件由纳米级单畴磁体构成,而磁体的形状是其一个重要的器件特征参数.本文研究了不同特殊形状纳磁体的转换特性,获得了改变特殊形状器件状态的时钟场值.提出了基于不同尺寸特殊形状纳磁体的可重配置择多逻辑门,采用OOMMF软件验证了形状择多逻辑门的输入可重配置性,得到了顺序配置不同输入组合所需的时钟场.该可重配置门结构的提出为磁性可编程逻辑计算电路的实现奠定了重要的理论基础.

两点量子元胞自动机逻辑电路设计与仿真

择多逻辑门和反相器是量子元胞自动机(QCA)逻辑电路的基本组件。设计了两点量子元胞自动机(两点QCA)的传输线、择多逻辑门和反相器等基本逻辑器件。通过仅在信号沿竖直方向传递需要取反时用到水平放置元胞的设计,使电路布局更加紧凑。利用这些基本逻辑器件完成了一位数值比较器电路的设计。基于两点QCA系统的半经典模型,利用遗传模拟退火法对电路功能进行了仿真。仿真结果显示,两点QCA同样能够有效实现传统四点QCA的功能,而其所需的电子数和量子点数均减少了32.1%,电路集成度提高了49.4%。

新型基于量子元胞自动机的3-8译码器

为进一步优化量子元胞自动机(QCA)电路的设计,采用5输入择多逻辑门,设计了新型3-8译码器,降低了延时和面积,提高了传输线的正确概率,减小了传输线之间的串扰,利用QCADesigner验证了3-8译码器的逻辑功能。与K.Moein等人提出的3-8译码器相比,该3-8译码器将延时降低了18%,面积减小了36%,交叉线数量减少了33%,最大传输线长度缩短了57%。性能的提升对于译码器的模块化设计和今后更大规模的QCA电路设计都具有借鉴意义。

量子元胞自动机可逆加法器电路

可逆逻辑的极低能耗特征使其在低功耗电路、量子计算机等领域具有重要的应用价值.设计了一种新型的三变量可逆逻辑门,可以完成择多计算、异或和同或计算功能.运用量子元胞自动机器件实现了该新型可逆逻辑门,设计了基于量子元胞自动机的可逆加法器电路.仿真结果表明,新设计的可逆逻辑门和加法器电路具有正确的功能.同时,采用新型可逆逻辑门设计的可逆加法器垃圾位及需要门数均减少了.

基于量子元胞自动机容错反相器的设计

分析了由线、反相器、扇出、择多逻辑门等量子元胞自动机组成的基本电路在工艺制造过程中可能存在的故障,基于块择多逻辑门的冗余结构设计思想,设计出具有容错能力的量子元胞自动机反相器,最后利用QCADesigner软件对位于不同输入输出点的极化值进行了仿真研究和验证。结果表明,所设计的反相器结构对称,输入与输出方式多样性,对元胞位移故障和元胞缺陷故障具有较好的容错能力,这将对构成更复杂的大规模QCA集成电路容错的研究具有一定的借鉴意义。

基于量子元胞自动机容错全加器的设计

为提高新一代纳米器件量子元胞自动机(QCA)电路的稳定性及可靠性,提出了一种容错1位全加器,然后通过QCA Designer软件来仿真分析1位容错全加器,验证了该设计的可行性及它具有较好的容错性,该设计对复杂QCA电路的容错性的研究起到借鉴作用.