基于全自旋逻辑器件的五输入择少逻辑门设计

基于全自旋逻辑器件提出了一种五输入择少逻辑门,并基于Landau-Lifshitz-Gilbert-Slonczewski方程和自旋传输模型,建立了择少逻辑门的自一致仿真模型。基于该自一致仿真模型验证了所提出的逻辑门的功能正确性。同时,研究了五输入择少逻辑门的功耗和延迟问题,发现其功耗不随输入的改变而改变,平均功耗约为1.174 pJ,但延迟时间随输入的不同而变化,最大延迟约为1.9 ns。相对于三输入择少逻辑门,所提出的五输入择少逻辑门在构造译码器、编码器、奇偶校验器等较为复杂的逻辑电路时,在器件数量和时钟周期上都有所减少。