AES专用指令处理器的研究与实现

随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES_ASIP以增加少许硬件资源为代价,提高了算法58.4x%的执行效率并节省了47.4x%的指令代码存储空间.

嵌入式领域ECC专用指令处理器的研究

与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的热点问题.文中提出了一套通用的专用指令处理器(Application Specific Instruction Processor,ASIP)的设计验证方案,并将该方案应用于ECC,从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率.首先借鉴并实现了OpenSSL公开的ECC软件优化方案,并结合处理器平台的特点对大整数乘法运算和多项式平方运算进行了进一步优化.其次对优化后的算法进行基本指令块(Basic Instruction Block,BIB)的划分并转化为数据流图(Data Flow Graph,DFG),在DFG图中依照专用指令设计规则引入近似最优解方法查找可优化指令块.对该类指令块设计相应的专用指令,以实现处理器原有基础指令集架构的扩展.再次基于电子系统级(Electronic System Level,ESL)设计方法依次设计并仿真验证ECC_ASIP的系统级模型和Verilog寄存器传输级(Register Transfer Level,RTL)模型.最后将验证通过的RTL级处理器模型进行综合、布局布线,转换成相对应的门级电路并统计模型使用的硬件资源信息,烧写到FPGA(Field-Programmable Gate Array)平台完成ECC_ASIP的移植操作和性能验证.与ARM11处理器平台下算法实现的性能表现进行对比,实验结果显示,ECC_ASIP牺牲了9.23x%的硬件扩展资源,将算法实现的运算速度提高了2.74x倍,指令代码存储空间减少了59.36x%.

新型体系结构概念──虚拟寄存器与并行的指令处理部件

随着程序对地址空间的需求日益提高，研究者提出了虚拟存储器概念，使程序访问的地址空间免受物理存储器的限制、随着面向寄存器的ＲＩＳＣ技术发展以及多发射结构中指令调度的日益重要，我们提出了虚拟寄存器的新概念，使寄存器空间不受物理寄存器堆大小的束缚，有利于指令调度和寄存器重新命名技术，提高指令级并行性ＩＬＰ。此外，现代新型ＲＩＳＣ处理机都着重于加强数据处理部件中的执行并行度，忽略了放在存储器中指令的处理。我们提出了与数据处理部件能并行工作的指令处理部件设计；经过预处理的指令流提供给处理数据的多执行部件，从而可以进一步显著提高指令级并行性ＩＬＰ。

KSJ－2850机宏指令处理方案的设计与实现

ＫＳＪ－２８５０是我国第一台自主研制ＣＰＵ的、在体系结构级与ＶＡＸ系列兼容的计算机。它在系统设计上的重要技术成果之一是实现了高效率的宏指令处理方案。这一方案的实施对提高ＣＰＵ速度起到了重要作用。本文即介绍它的设计思想和实现方法。

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证。根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型。根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证。

NASDAQ市场结构与指令处理浅议

通过对 NASDAQ与传统股市相异之处的分析，揭示其内在优势。最后说明了 NASDAQ于 1997年实行的新指令处理规则及其意义。

兼容ARM Thumb指令的多指令集处理器技术研究

随着处理器的快速发展,RISC-V的软件生态环境建设成为其在处理器市场中站稳脚跟的关键因素之一。二进制翻译是解决处理器二进制代码兼容性问题、为处理器生态环境建设获取时间成本的关键技术之一,但由于二进制翻译器难以以较低的功耗面积开销获得高效执行的二进制代码,使其无法广泛应用于嵌入式领域。针对二进制翻译器执行效率和功耗面积开销难以取得平衡的问题,采用硬件逻辑加速的方式处理ARMv7-M中条件执行指令、更新标志位指令以及桶形移位指令,并利用静态二进制翻译器对ARMv7-M程序进行IT Block分裂、地址重计算及指令映射后生成RISC-V二进制代码,以此支持ARMv7-M的各类指令。基于开源内核CV32E40P设计了一个支持ARMv7-M的处理器内核,结果表明,运行ARMv7-M程序的平均性能能够达到直接运行RISC-V程序性能的137%,与纯软件二进制翻译支持ARMv7-M相比,该处理器核运行ARMv7-M程序的性能提升了5.59倍。

专用指令集安全处理器设计与VLSI实现

专用指令集处理器(ASIP)结合了ASIC协处理器的高效性与通用处理器的灵活性,在信息安全领域具有广泛的应用前景.本文针对RSA/ECC密码算法,提出了一种专用指令集安全处理器的设计与VLSI实现方案.本文的ASIP基于32位RISC架构,通过采用专用的指令集和特殊的运算单元,以较小的软硬件代价实现了密码算法的高效运算.本设计采用TSMC0.25μm标准CMOS工艺综合,核心电路等效门为28K,最高时钟频率可达到150MHz,完成一次1024位RSA算法仅需200毫秒.

专用指令集处理器(ASIP)系统级设计研究

嵌入式系统的应用多样性和设计时效性特征对专用指令集处理器(application specific instructure setprocessor,ASIP)体系结构设计提出了挑战。提出一种ASIP设计平台A2IDE,它将ASIP的系统级设计任务划分为指令集、流水线和微结构三个层次,并采用体系结构描述语言驱动软件工具集自动生成和各层次上的设计空间搜索。对A2IDE的特点、架构进行了描述,并通过实验初步证明了A2IDE平台的有效性。

专用指令集处理器(ASIP)行为级设计方法研究

由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于该方法的可视化ASIP行为级设计平台xptools。

可重定向的定制指令集处理器(ASIP)仿真技术研究

可重定向的定制指令集处理器(ASIP)仿真技术能够提高软硬件开发的协同程度,缩短ASIP的上市时间,是目前ASIP设计方法领域的研究热点之一。提出了一套基于ASIP模型(xpMODEL)的可重定向仿真技术,xpMODEL是一个具有三层架构的ASIP仿真模型,该模型以指令为核心,在支持ASIP的复杂流水机制、多层次并行、专有硬件等特点的同时,能够保证体系结构层精确的仿真。根据xpMODEL的三层架构,仿真器对指令的行为和微结构的操作进行了仿真,并利用ASAP的策略控制xpMODEL中指令的调度与操作时序的仿真,从而实现了仿真器的可重定向性。基于xpMODEL的可重定向仿真技术在支持仿真的精度、仿真复杂度和可重定向性实现的复杂度方面都优于现有可重定向仿真技术,具有广阔的应用前景。

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。

专用指令集处理器模型的研究

针对现有专用指令集处理器(ASIP)模型的不足和ASIP的特点,提出了一个新型的ASIP模型——xpMODEL.它以指令行为作为设计核心,引入指令行为有限状态机IB-EFSM建立指令操作的时序调度机制,通过原语操作完成行为中对处理器资源的调用,有效地对指令的流水化操作进行了建模.在对处理器资源的建模中,利用资源库描述处理器的部件、存储和连接,并通过抽象层和行为层的部件双层建模形式有效地支持了对ASIP中专用硬件和外围部件的描述.介绍了xpMODEL对一些复杂执行机制,如forwarding技术、动态调度技术、分支预测技术和中断技术建模的支持,说明了其建模能力相对于现有的ASIP模型的优势.

可重构指令集处理器的代码优化生成算法研究

可重构指令集处理器能够适应多变的计算任务在性能和灵活性两方面的要求,而传统的编译后端技术无法为其生成高效的可执行代码,需要有新的代码生成方法.针对传统编译后端代码生成三阶段方法进行扩展的代码混合优化生成算法正是这样一种方法.该算法很大程度地复用了原有的三阶段代码生成过程,同时针对可重构指令集具有动态性的特点,根据系统硬件资源和重构配置,扩展了针对可重构指令代码生成的优化处理,从而能够获得切合可重构指令集处理器体系结构特性的可执行代码.相关实验与分析说明了该算法针对硬件重构得到的新平台所做的可重构指令代码生成是有效的,能够较好地提高应用程序在新平台上的执行性能.

一种定制指令集处理器ASIP评估指标权重抽取技术

针对现有的评估方法中,人为指定指标权重而导致的评估准确性低的问题,基于模糊数学中模糊判断矩阵的相关理论,提出一套ASIP评估指标权重的抽取方法.首先利用模糊矩阵对评估指标中任意两个指标的重要程度作出判断,并将判断的可靠程度量化,然后利用偏差函数求解最接近于ASIP设计者提供的模糊判断矩阵的一致性矩阵,从而获得ASIP评估指标权重.

专用指令集处理器(ASIP)评估方法研究

针对专用指令集处理器(ASIP)评估具有多属性维数、多目标类型、多数据类型的特点,提出一种基于比较的评估方法。在评估的不同阶段,选取不同的参照指标,对数据进行处理、集结,从而获取候选方案的排序向量。根据评估目标类型和数据信息类型选取特定的参照数据,进行数据信息与参照数据的比较;利用模糊矩阵对评估指标的重要程度进行两两比较,并对其进行一致性判断和修正,获取指标权值向量;最后,利用有序加权平均法获取各候选方案的综合属性值,并提出区间比较度的概念,为评估提供量化依据。实例计算表明了该方法的有效性。

指令扩展中相关子图的分析与处理

由于没有充分考虑候选子图间重叠、包含等相关关系,按照现有指令扩展方法选出的扩展指令可能无法带来预期的性能收益.详细讨论了子图相关关系和处理方法,并提出相应的指令扩展算法.在子图识别时,根据延迟约束合并相互包含的子图,根据重叠结点的位置合并重叠子图,缩小搜索空间;在子图压缩时,根据子图相关关系动态地调整候选子图的性能收益,减少相关子图引起的估算误差.此外,还根据剩余候选子图的性能收益对时间与精度进行折中.该算法已在传输触发结构ASIP的自动设计流程中实现,实际性能加速比与预期值的平均误差仅为0.17%,远低于原先的3.6%.

VLIW处理器循环指令缓冲器设计与实现

数字信号处理软件中循环程序在执行时间上占有很大比例,用指令缓冲器暂存循环代码可以减少程序存储器的访问次数,提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器,该缓冲器能够缓存循环程序指令,并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次,大大减少了访存次数。在循环指令运行期间,缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明,使用了循环缓冲后,取指流水线空闲率可达90%以上,处理器整体性能提高10%左右,而循环缓冲的硬件面积开销大约占取指流水线的9%。

可定制Tcore处理器指令调度设计

基于传输触发体系结构可定制Tcore处理器具有理想的性能/价格比.但由于大量数据传输细节在体系结构一级可见导致了过低的编译效率.为此,提出了一种基于MACHSUIF中间格式的可重定目标编译器架构,将表调度与关键路径算法相结合以实现高效指令调度,从而大幅度提高编译质量.此外,通过基于操作的调度方法解决指令调度过程中功能单元的死锁问题.通过在4个DSP应用上进行测试,指令级并行度比传统的MoveFramework提高40%左右.

融合动态采样剖析的可重构指令集处理器

可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种不同的工作模式,它通过剖析硬件采样获取程序热点,利用配套工具链半自动地完成指令扩展生成、编译器重定向和可编程硬件逻辑配置,从而获得在不同嵌入式应用领域的硬件适应性和软件兼容性。针对性的实验结果表明,该处理器架构的采样剖析机制准确有效,并且在增加有限的硬件开销的情况下,能够很好地适应应用变化。