面向密码流体系结构的超长指令字可重构研究

可重构密码流体系结构是一种面向密码运算的新型体系结构,但存在着超长指令字(VLIW)代码稀疏和Kernel体积过大的问题。该文以可重构密码流处理架构S-RCCPA为研究平台,通过大量密码算法在S-RCCPA架构上的适配分析,提出了VLIW可重构技术,并设计了Kernel级指令集、VLIW可重构算法及指令可重构单元。实验证明,该技术能够有效提高VLIW的指令密度,同时降低了VLIW的指令宽度,使得整个Kernel体积减小了约33.3%,并将微码存储器的容量由96 k B降为64 k B,有效降低芯片整体面积和系统功耗。

超长指令字技术

指令系统是决定计算机体系结构特征的最核心因素．本文首先对近几年发展起来的超长指令字（ＶＬＩＷ）技术的基本原理进行了简短的介绍，进而结合Ｉｎｔｅｌ公司研制的ＩＡ－６４超长指令字计算机的设计描述了超长指令字计算机的性能特点．最后简述了ＶＬＩＷ技术对计算机体系结构发展的影响及其最近发展概况．

基于超长指令字循环优化的反量化和反扫描方法

超长指令字是一种在DSP中广泛使用的架构.在混合编码中,反量化和反扫描过程被频繁调用,对其优化可以提高整个解码过程的速度.以TM1300为例介绍了VLIW结构的特性,研究基于这些特性对程序中耗时多的循环进行优化以提高效率的方法,并应用这些方法对MPEG4的反量化和反扫描进行了优化,优化后所需指令周期为优化以前的60%.

基于甚长指令字处理器的启发式手动编码方法

虽然有针对VLIW处理器的复杂编译器,但是通过手动汇编能够更有效地实现这些算法。手动编码是一项易出错,耗时的工作。为了解决这个问题,文章提出了一种手动编码的启发式实现方法,相对于单纯的手动编码,它能够在更短的时间内更有效地实现算法。在德州仪器的VLIW处理器TMS320C6x上,使用这种方法实现了IIR滤波器算法,证实了其有效性。

MOSI:一种基于超长指令字处理器的同时多线程微体系结构

描述了一种基于超长指令字处理器的同时多线程微体系结构———MOSI(MultiOp Splitting Issue,多操作①分离发射).MOSI动态地发射同一多操作内的指令,并通过写回缓冲保证计算结果的写回顺序与编译器的视图一致,从而以较小的代价解决了SMT技术中的关键问题.文中详细描述了写回缓冲的结构及算法,给出了多个线程的硬件模型,最后对硬件支持线程的个数及Cache的组织结构进行了讨论.实验结果表明,基于MOSI结构的双线程处理器能够将吞吐率提高40%.

超长指令字(VLIW)技术特点与实现

本文阐明了超长指令机的设计技术并结合实例TRACE机具体分析了VLIW的特点,对VLIW技术的现状与发展做了介绍。

超长指令字DSP上的数字图像处理算法优化方法

数字图像处理(Digital Image Processing)广泛应用于航空航天、生物医学工程、通信工程、工业和工程、军事公安、文化艺术等方面。由于一些应用的实时性和环境要求,通常采用数字信号处理器(Digital Signal Processing,简称DSP)处理图像。采用超长指令字(Very Long Instruction Word,简称VLIW)体系结构的DSP由于功耗低、硬件结构简单和并行性好等优点,在实时图像处理应用中使用广泛。根据图像处理算法特点和VLIW DSP体系结构特点提出在VLIW DSP上优化图像处理算法的一般方法,包括存储优化方法和指令级并行优化方法。最后采用提出的方法对多个常用的图像处理算法优化,试验结果表明有较好优化效果。

多簇超长指令字DSP复数运算的编译优化

多簇超长指令字(VLIW)DSP提供了多种复数指令,而编译器不能直接利用这些复数指令来提升编译性能。特此提出一种针对复数运算的编译优化方法,通过将复数操作基本块中加载指令和存储指令前移后置操作使得复数运算操作汇聚成连续操作片寻找复数指令合成的机会。实验结果表明该优化方法能减少复数程序的时钟周期。

基于MIPS指令集的超标量和超长指令字混合架构处理器设计

针对嵌入式和移动设备对处理器高性能低功耗日趋强烈的要求,提出一种基于MIPS指令集的顺序超标量和超长指令字混合架构处理器设计方案,便于以同构多核架构代替目前业界普遍采用的CPU与DSP异构结构,降低功耗面积,同时以VLIW模式获得较好的DSP性能。在PD(processor designer)平台下以LISA语言建立处理器的周期精度软件模拟器,通用性能和DSP性能分别由dhrystone、coremark基准测试程序及EEMBC的telecom测试程序进行验证。测试结果表明,该设计以较低的硬件开销通过混合架构获得较高的数字信号处理性能,在高性能低功耗的处理器应用场景中拥有良好的适用性。

超长指令字DSP标量访存单元的设计与优化

近年来,随着集成电路技术的发展处理器与存储器之间的速度差异越来越大,存储器愈发成为制约计算系统性能的瓶颈。对于嵌入式、低功耗领域的DSP而言,其架构和应用场景与通用CPU不同,CPU的访存设计难以满足DSP的访存需求。针对超长指令字DSP在访存实时性、顺序与固定延迟、高效数据一致性方面的需求,设计了一种适用于DSP的标量访存单元,可配置的设计能够满足DSP的访存实时性;基于ID的顺序机制保证超长指令字架构对Load指令返回数据的顺序与固定延迟要求,存储开销为87.5 B;硬件查找“首1”加速了数据一致性所需的写回操作。当Cache中25%,50%和75%的行需要写回时,优化后的一致性写回开销为逐行扫描方法的26.4%,51.3%和76.2%,只与有效脏行数量成正比,与Cache容量无关。

一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计(英文)

提出了用于VLI WDSP处理器的硬件循环缓冲器的设计.该DSP处理器在结构上利用了在信号处理程序中循环经常出现这一特点,专门设计了硬件循环处理模块用来消除因循环跳转造成的流水线等待,以达到循环的零开销处理从而提高DSP的性能.设计过程中为了减小硬件开销,对循环的长度特点进行了分析,把循环分类两类并用不同的方法处理.结果表明循环跳转的处理是在独立模块中操作,没有造成流水线的等待提高了性能,该硬件循环的面积是3 .8 k逻辑门.

面向多簇超长指令字DSP的向量化优化算法

BWDSP是一款针对高性能计算领域设计的处理器,采用多簇超长指令字(VLIW)体系结构和SIMD架构,同时也提供了很多向量化指令.然而现有的编译框架无法对这些向量化指令提供支持,因此本文提出了一种向量化优化算法,可以显著提高一些在DSP领域有着广泛应用的计算密集型程序的性能.最终实验结果表明,该优化算法能够平均取得6.60倍的加速比.

基于超长指令字的定点DCT算法研究

针对浮点转换为定点运算的精度问题证明了一个定理和一个推论,给出了一种在可以同时执行多个指令操作的DSP中估计算法实际运行时间的方法,并提出了一种新的适合于VLIW的定点8×8DCT快速算法。仿真实验证明新的8×8DCT算法比已有的基于VLIW结构的高精度算法的运算速度分别提高13.4%和21.4%,而误差方差总和分别降低了80%和67.5%,比已有的低精度算法运算速度分别提高8.5%和17.2%,而误差方差总和分别降低了98.98%和98.3%。

超长指令字DSP处理器的共享寄存器堆设计

共享数据寄存器堆设计是超长指令字DSP处理器实现的难点。它的访问延时成为处理器的关键延时之一。在一高性能超长指令字DSP处理器的设计中,通过对传统单周期读写寄存器堆的设计方案进行深入的分析和研究,优化关键路径,设计出双周期读写结构的寄存器堆。通过电路实现比较后证实,双周期方案在减少27%访问时间的同时减少23%的面积。

超长指令字计算机体系结构及其优化编译技术

超长指令字技术作为并行处理技术的一个重要组成部分而日益得到重视和研究。本文对ＶＬＩＷ计算机的体系结构及其优化编译器中所常用的优化技术－代码压缩算法做了较全面的综述。

基于超长指令字的顶点染色处理器设计

为了提高嵌入式图形处理器GPU(Graphic Process Unit)中顶点染色处理器,设计了一款超长指令字格式的可编程顶点染色处理器,采用六级流水线实现,每条指令在同一个周期最多执行7种操作,软硬件协同设计,降低了功耗.采用基于FPGA的验证方式,可编程顶点染色处理器在Xilinx Virtex-7FPGAs V2000T上最大工作频率达到50MHz,顶点的处理速度达到0.16M/s,处理一个顶点平均44个周期,在Synopsys公司Design Compiler工具130μm工艺综合下,主频150MHz,功耗约为177.742 8mW.

RFCC-VLIW:一种适用于超长指令字处理器的寄存器堆结构

为了解决超长指令字处理器中功能单元的增加会带来寄存器堆代价的急剧增长的问题,该文提出了一种新的寄存器堆结构。该结构采用分簇的方式将传统的单一寄存器堆化分成多个本地寄存器堆,每个寄存器堆对应一个功能单元簇,每个功能单元簇可以自由访问它对应的本地寄存器堆。同时该结构采用一个全局寄存器堆将所有功能单元簇互连以方便各个功能单元簇之间互相访问数据。寄存器堆的划分减少了寄存器堆的端口数量,有效降低了处理器中寄存器堆在面积、功耗、访问延时等方面的代价。全局寄存器堆的使用减少了分簇结构带来的数据复制操作,降低了分簇结构带来的处理器性能损失。试验结果证明,在降低寄存器堆代价的同时,该结构将处理器的平均性能损失降低到13%。

BWDSP100数字信号处理器的指令缓存器设计

本文介绍了一种应用于高性能数字信号处理器BWDSP100的指令缓存器。该指令缓存器支持超长指令字,共有三级缓冲,每级缓冲包含16个指令槽。该指令缓存器可高效完成指令执行行的提取、拼接及废弃等操作,可有效提高DSP的指令执行效率。