嵌入式处理器自定义指令迭代识别方法仿真

嵌入式系统中的硬件资源是有限的,并且自定义指令和原始指令之间可能存在冲突,导致指令代码识别精准度降低、运行功耗较高。为此,提出嵌入式处理器自定义指令迭代低功耗识别方法。对嵌入式处理器的指令代码展开可视化处理,将指令图像输入卷积神经网络中,检测指令代码中存在的恶意代码,采用开源编译器将代码转变为控制数据流图,枚举并选择子图,通过代码转换完成嵌入式处理器自定义指令识别。仿真结果表明,所提方法的恶意代码检测精度高、代码识别准确率高,始终保持在70%以上,平均能耗仅为89J。

自定义数控挖槽G指令及其应用

通过分析数控挖槽加工的工艺特点,指出此类数控加工在编程方面存在的不足。随后基于FANUC数控系统,阐述自定义数控挖槽G指令的基本思路和方法,并结合大直径圆槽的加工,自定义挖槽指令G300,并应用该指令进行数控加工仿真,达到了预期目的。

自定义指令集处理器及其工具链设计

针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要求,建立的工具链能够生成高效的可执行代码.

浮点正余弦函数的FPGA及自定义指令实现

介绍了CORDIC算法的基本原理,并且对CORDIC内核、前处理和后处理单元进行了讨论。通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的超越函数能够在精度要求较高的场合中运行。输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围。最后通过增加自定义指令的方式完成了部分超越函数的软硬件测试及其对比。

面向高层次综合的自定义指令自动识别方法

针对在高层次综合(HLS)过程中性能提升、功耗降低困难等问题,提出了一种面向高层次综合的自定义指令自动识别方法。在高层次综合过程之前实现对自定义指令的枚举和选择,从而为高层次综合提供通用的自定义指令识别方法。首先,将高层次源代码转换为控制数据流图(CDFG),实现了对源代码的预处理;其次,基于控制数据流图内的数据流图(DFG),采用子图枚举算法以自底而上的方式枚举出所有连通凸子图,有效提高了用户可灵活修改约束条件的能力;然后,分别从面积、性能和代码量三个角度考虑,利用子图选择算法选择部分最佳子图作为最终的自定义指令;最后,用所选的自定义指令重新生成新代码作为高层次综合工具的输入。与传统高层次综合相比,采用基于出现频率的模式选择可平均减少19.1%的面积,采用基于关键路径的子图选择可平均减少22.3%的时延。此外,与TD算法相比,所提算法的枚举效率平均提升70.8%。实验结果表明,自定义指令自动识别方法使高层次综合在电路设计中能够显著地提升性能,减少面积和代码量。

循环冗余校验在SOPC中的自定义指令实现

NIOSⅡ软核处理器是Altera公司一款灵活高效的嵌入式处理器,常应用于控制和通信领域。循环冗余校验(CRC)广泛应用于各种数据校验中。本文通过NIOSⅡ的自定义指令,成功地将循环冗余校验并行算法在FPGA上实现。结果表明,加快了专项任务的执行,提高了系统的效率。

开源软核处理器OpenRISC自定义指令的研究与实现

详细介绍了在OpenRISC上实现自定义指令的方法。开始先简要说明软核的优点,接着基于此优点讨论优化大计算量程序段的两种方法。将两种方法进行比较后,选择自定义指令并介绍实现步骤。

利用NIOS Ⅱ自定义指令实现高速DSP

Altera公司的NiosII软核处理器以其低成本、设计灵活等特点,在嵌入式DSP应用领域得到广泛的应用。采用NiosII处理器的定制指令,可以把用户自定义的功能直接添加到NiosIICPU的算术逻辑单元中,加快专项任务的执行,方便地进行高速DSP。

SOPC中自定义外设和自定义指令性能分析

NiosII是一个建立在FPGA上的嵌入式软核处理器,灵活性很强。作为体现NiosII灵活性精髓的两个最主要方面,自定义外设和自定义指令的性能开始受到越来越多开发者的关注。本文在对NiosII自定义外设和自定义指令进行深入研究后,采用实验的方法,通过实例CRC-32对比了在实现相同功能的情况下,自定义外设和自定义指令的性能差异,并从自定义外设和自定义指令的实现机理上给予说明。分析结果表明:在SOPC系统中,如果系统的实时性要求非常高,那么采取自定义外设来实现系统中关键处理模块无疑是最佳选择。

可扩展处理器中最大凸自定义指令迭代识别研究

由于可扩展处理器能够在设计周期、灵活性、性能以及功耗等方面提供良好的折中,近年来,可扩展处理器大量地在嵌入式系统和电子设备中使用.自定义指令自动识别是可扩展处理器设计的关键.针对自定义指令自动识别问题,提出并实现了从给定的应用程序代码中自动识别最大凸自定义指令(maximal convex subgraphs,MCSs)的迭代设计流程.提出的设计流程解决了2个关键问题:MCSs自动枚举问题和MCSs自动选择问题.针对MCSs枚举问题,提出了一种夹心方式枚举所有候选最大凸自定义指令,该算法结合了自下而上和自顶向下方式的优点.与最新算法相比,提出的算法可以实现数量级的加速.针对MCSs选择问题,提出了一种利用候选指令之间的重叠关系建立兼容图,并应用非重叠规则来修剪大量的搜索空间的精确选择算法.实验结果表明:利用提出的精确算法,在大多数情况下可以找到用于最大化提升性能的MCSs.

基于NiosⅡ用户自定义指令的AES算法实现

提出一种采用AES算法和RSA算法相结合的混合加解密算法,并采用Altera的NiosII软核用户自定义指令功能实现该混合加解密算法。文中主要对该混合加解密算法中的AES算法进行了设计、论述,通过对AES算法的轮变换和密钥扩展两部分算法的分析,并在NiosII软核上实现其自定义指令,就可以使用简单的几条语句快速地实现AES算法,大大地提高了算法实现的灵活性,最后给出了使用NiosII用户自定义指令实现与使用VerilogHDL实现AES算法效果的对比分析。

可扩展处理器的自定义指令自动识别综述

近年来,可扩展处理器越来越多地应用于嵌入式系统当中.在可扩展处理器周围使用自定义指令能够保证一定的灵活性,同时也能很好地满足嵌入式应用对高性能和低功耗的需求.自定义指令自动识别是可扩展处理器设计中的关键问题之一.针对可扩展处理器的应用领域和发展趋势,介绍近年来自定义指令自动识别的研究进展;在此基础上,对于自定义指令识别涉及的关键步骤:中间表示生成、自定义指令枚举、自定义指令选择和代码转换,分别进行总结和归纳,分析不同方法的优点和难点;按照不同应用领域,对可扩展处理器的应用进行了总结和分析;最后展望了自定义指令自动识别的未来发展趋势和研究方向.

利用NiosⅡ自定义指令实现焊缝位置快速提取设计

在焊缝自动跟踪系统中,为了有效可靠地对焊缝进行跟踪,必须对焊缝图像进行滤波预处理,从而提高图像信号的信噪比。本课题采用了一种利用硬件实现的中值滤波算法,利用软核的设计方法,采用NiosⅡ处理器的定制指令,把强实时软件算法或费时的软件计算作为定制指令,加入到NiosⅡ处理器中进行指令集中,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合;利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。结论是满足了实时图像预处理时对速度的高要求。本课题的创新点在于NiosⅡ应用于焊缝位置提取设计。

基于NiosⅡ内核的自定义图像卷积指令

本文设计了一种基于ALTERA的FPGA 的自定义四点灰度卷积指令,使用NIOS Ⅱ软核添自定义指令,使用VHDL 硬件描述语言设计四像素点卷积的硬件,并挂载到ALU 上,通过硬件方法处理四个灰度像素点和对应卷积核的卷积运算,实现SOPC 对图像处理的卷积部分的加速。并在软件中配合该指令进行C 语言程序的调用。该模块可以灵活的运用到其他NIOS Ⅱ的系统上。使用时间戳记录时间,测试该软硬件结合的自定义指令处理方法针对不同大小的卷积核,相较于C 语言软件处理卷积运算可以节省70%以上的运行时间。

如何在资源受限的RISC-V内核上嵌入人工智能?——以Codasip L31内核为例来分析基于自定义指令的神经网络

人工智能(AI)几十年来一直是一个热门的技术话题。根据Statista和Gartner的预测,人工智能的收入将在未来4年内增长4倍,在2024年后将超过1 000亿美元(1美元约为人民币6.4元)。传统上,复杂的人工智能计算在云端数据中心运行。在GPU加速器和专门的系统级芯片(So C)的帮助下,在台式机上实现人工智能模型,可以减少云端访问的要求。但在过去的几年里,一个重要的转变是AI处理从云端转到设备级。这主要归功于嵌入式设备/So C的性能不断提高和安全考虑。这种转变催生了嵌入式人工智能的概念——机器学习和深度学习在设备级嵌入式软件中的应用。

基于RISC-V的数据安全指令

RISC-V是基于精简指令集原理建立的免费开放指令集架构,具有完全开源、架构简单、易于移植、模块化设计等特点.随着网络高速发展,安全风险无处不在,利用RISC-V的可扩展特性是一种非常有效地提升RISC-V设备安全的方式.因此,本文针对RISC-V自定义指令的安全能力,结合可信计算、流密码技术,设计了简单高效的RISC-V自定义指令,实现基于可信基的数据安全存储功能,并依托GNU编译工具链实现对自定义指令的编译支持,在模拟器上测试应用程序对自定义指令的调用执行.该指令充分结合可信计算与流密码的安全特性,可实现较强的安全性.

基于FPGA的RISC-V CPU矩阵乘法定制指令实现

RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,尤其是基于FPGA实现的RISC-V CPU可以为不同应用场景进行定制优化。本文主要研究了对在FPGA中实现的RISC-VCPU添加硬件实现的自定义指令的方法,并以信号处理中常见的矩阵乘法为例,增加专用的矩阵乘法指令对重复耗时的矩阵运算进行加速,提升其在特定应用领域的整体系统性能。

RISCV指令集的SM4专用协处理器设计

针对进口信息产品存在安全隐患以及RISCV架构在安全领域产品严重缺乏的问题,设计了一种可以提高SM4密码算法运算效率且完全自主可控的协处理器。协处理器采用三级流水线结构提高指令执行效率,扩展5条自定义指令用于完成SM4运算,内部封装SM4运算单元以减小对数据通路的影响、便于后续扩展。借助FPGA开发板,在50 MHz的时钟频率下进行验证。验证结果表明,与无指令扩展的处理器相比,本设计密钥扩展运算效率提高了5.8倍,加密运算效率提高了5.5倍,解密运算效率提高了6.4倍,所提出的方案可显著提高SM4运算效率。

基于FPGA的自定义CPU架构设计

为满足当前工业应用下越来越多的分布式计算的需求,提出了一种在FPGA芯片中构建自定义指令集的CPU的方式,以此来使FPGA具有类似于单片机的处理指令的能力。并且,这种能力的前提是复用计算单元,因此资源消耗有限,不会随着计算量的增加而增大。在自定义指令集CPU的改进型架构中,使用了并行计算的结构,使得运算速度大幅提升。最后,结合实际应用案例,移植电流环计算中的FOC算法到自定义CPU中运算。并用ModelSim软件进行仿真,测试其计算时间仅需7.48μs。

基于数字内插法的时栅位移传感器信号处理系统设计

为了提高时栅位移传感器的动态性以及测量精度,设计了一种基于数字内插法的时栅信号处理系统;利用粗计数法和数字内插法将时栅信号分成粗测和细测两部分分别进行测量,降低了对插补脉冲频率的要求,提高了测量精度;同时采用SOPC技术实现了系统电路的高度集成,并利用自定义指令提高了数据处理速度;实验表明,采用该系统后,时栅在40 kHz激励情况下误差为±1.2″,实现了时栅信号的高精度测量。