基于RISC-V架构的向量指令集和通信扩展指令集在5G Redcap基带处理器中的开发和应用

一、引言(一)研究背景RISC-V是一种基于精简指令集计算机(RISC)原理的开源指令集架构(ISA),被定义为一个基础指令集和若干可选扩展指令集的组合。向量指令集是RISC-V指令集中的一个重要组成部分,它提供了一种高效处理大量数据的方式。5GRedcap基带处理器是为了满足特定应用需求而设计的“轻量化”5G蜂窝物联网技术。其主要特性包括降低设备能力、精简设备功能以及降低设备复杂度,从而达到节约成本、缩小尺寸、降低功耗和延长寿命等目标。

一种基于微处理单元的卷积加速指令扩展方案

在人工智能(AI)的浪潮中,边缘计算技术正通过物联网(IoT)设备实现其广泛的应用潜力。然而,成本限制对于微 控制器的性能提出了更高的要求,尤其是在执行卷积运算时,它们需要更高效的硬件支持,比如指令集的扩展。针对这一挑战,本文 提出了一种基于 RISC-V 架构的高性能指令集扩展方案。该方案通过位拼接扩展技术和对权重存储的优化,以及提出一种激活值 复用方案,显著提升了卷积神经网络在推理过程中的速度。这种优化不仅减少了数据传输的需要,还提高了数据吞吐量,从而加快 了卷积层的处理速度。集成本方案后的 E203 的面积仅增加了4.0%,功耗提升了17.6%,显示出了极高的能效比和成本效益。

采用指令集扩展和随机调度的AES算法实现技术

在随机掩码技术基础上,定义了若干细粒度的随机掩码操作,将AES(Advanced Encryption Standard)算法中各种变换分解为细粒度随机掩码操作的序列,并使得所有的中间结果均被不同的随机量所掩码。为高效实现基于细粒度随机掩码操作分解的AES算法,定义了三种扩展指令,结合指令随机调度方法,给出了AES算法的完整实现流程,并指出这种实现技术可以抗一阶和高阶功耗攻击。实验结果表明,与其他典型防护技术相比,这种实现技术具有安全性、运算性能以及硬件复杂度等方面的综合优势。

密码指令集扩展研究

详细分析了常见密码算法的基本操作以及密码指令集扩展的研究现状,针对当前密码系统需要支持多种密码算法的特点指出未来密码指令集扩展的发展方向:指令设计需朝通用性上发展且通用密码处理器是处理器密码指令集扩展的最终目的。

AES快速算法的扩展指令集实现

基于Daemen等提出的AES快速算法,给出了用可配置处理器NiosII扩展指令集实现硬件加速的两种方案——基于片内存储器存储快速算法查找表的方法、用硬件逻辑电路实现S盒并计算出快速算法查找表对应元素的方法,用对前向查找表的查表操作代替了AES算法计算密集的轮变换操作.首先,将快速算法的前向查找表存放在片上内存中,并用12条扩展指令分别完成密钥扩展、轮变换和末轮操作,末轮变换所需的S盒采取对前向查找表的掩模得到;然后,对该方案进行优化以消除片上内存的占用,即推导出S盒与前向查找表的逻辑关系,并采取有限元素求逆的方法用逻辑电路实现S盒,增强了系统安全性并降低了功耗;最后,对扩展指令集和协处理器等多种实现方案进行了测试及性能对比.结果表明,相比于经过结构优化的纯软件快速AES算法,文中提出的方案在仅增加223个LE的条件下,达到了2.47倍的加速比.

IEEE802．15．4中AES-CCM协议的扩展指令集实现

该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法中用于轮变换的查找表与S盒的逻辑关系,然后通过复合域变换方法用硬件电路实现S盒的计算,从而消除了支撑扩展指令集的硬件逻辑对片上存储空间的消耗。同时给出该协议基于查表法的扩展指令集和协处理器的设计方案,并在EP2C35芯片上进行实现和对比。该方案仅消耗223个逻辑单元(LE),吞吐量为668.7 kbps,时钟周期数比软件算法加速174.6倍,芯片面积仅为协处理器方案的9.5%,显著降低了无线传感网节点设备的成本和功耗。

基于MIPS32架构三角函数指令集扩展的设计与实现

基于商用MIPS32处理器架构,文章提出一种CORDIC算法的指令集扩展方法,利用硬件电路的并行性、可定制性以及指令编码的灵活性,使得该方法在计算三角函数时具有高效率、高精度的特点。数字信号在处理过程中涉及到三角函数运算时,大都采用查表映射的方式,其延迟长、效率低、耗费存储空间大,难以满足实时性要求。实验结果表明:该文提出的设计在40 nm CMOS工艺下,运行的频率高达1 GHz。在有限的区间内,相对误差达到10^(-7),和现有硬件电路结构相比,寄存器资源降低了76%,有效地降低了芯片的结构面积。

加速有限域GF（2m）上Montgomery乘法实现的指令集扩展研究

通过扩展多项式乘法指令MULGF2和多项式乘加指令MAGF2来加速Montgomery算法的软件实现。性能分析显示,指令集扩展能够显著提高Montgomery算法的执行效率,特别是同时扩展多项式乘法及乘加指令时效果更佳,且当处理器字长越大效果越明显。

面向流密码的反馈移位寄存器专用指令集扩展

反馈移位寄存器是众多流密码算法的核心部件,加快反馈移位寄存器操作是提高流密码处理速度的关键.为提高传统流密码算法中反馈移位寄存器软件实现性能,在分析通用微处理器上反馈移位操作特征的基础上,设计了相应的反馈移位寄存器RISC扩展指令和灵活高效的硬件支持单元,构建了基于NIOSⅡ的SOPC测试平台,测试结果表明,使用扩展指令后,通用微处理器上反馈移位操作性能最大提高7.5倍,而流密码算法软件实现性能也随之提高了3~4倍.

面向特定应用的指令集自动扩展

面向应用扩展指令集是面向特定应用处理器设计过程的一个重要环节,这一工作的自动实现对于缩短产品开发周期具有非常重要的意义。现有的技术未能实现该过程的完全自动化,而且在选择指令时并没有全面考虑指令对处理器面积和功耗的影响。本文设计并实现了一个面向特定应用的指令集自动扩展系统,该系统不仅可以根据应用特征自动扩展新指令,而且可以自动完成编译器的修改。模拟结果显示,扩展的新指令能够在保持功耗、面积基本不变的前提下,带来4.7%～16.7%的性能提升。

一种针对多媒体扩展指令集和实际多媒体程序的自动向量化方法

自动向量化编译是利用处理器的多媒体扩展指令集提升多媒体程序性能的理想工具.但目前的研究不能有效加速实际程序.其主要原因是:普通算术操作的向量化不一定有性能提升;而多媒体典型操作因为其在源代码中表现形式多样而不能充分向量化.为了解决这一问题,文章对经典向量化算法[1]进行改进以灵活统一地向量化这两类操作.主要的改进是增加了两个步骤:统一操作的不同表现形式和识别有价值的向量化操作.改进后的算法可以充分利用指令集生成高效代码,从而对实际多媒体程序拥有良好效果.此外,该算法可扩展性也很强.

基于MIPS处理器的AES算法指令集扩展方法与实现

由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提高指令集的并行处理能力.同时,利用MIPS处理器的空闲流水周期可以流水化AES中的关键运算,缩短其关键路径以降低扩展执行单元对流水周期的影响,对不同实现方式的性能进行比较,结果表明该方法缩短了AES算法中复杂运算的关键路径长度从而使处理器的工作频率不受增加的功能单元的影响,同时有效地减少了芯片面积,并且继承了软件编程灵活性的优点。

AES算法的SIMD指令集扩展方法与实现

基于MIPS32 4k系列的处理器架构,提出一种AES算法的SIMD指令集扩展方法,利用处理器流水线对齐级和AES数据访问单元,实现64 bit数据位宽的并行处理操作。对不同实现方式的性能进行比较,结果表明,该方法的加解密运算性能有较大提高,硬件代价相对较小,且具有编程灵活性。

模拟器指令集扩展的设计与实现

模拟器是体系结构研究中最重要的实验平台。在研究过程中,许多新设计必须通过引入新指令才能实现,这就要求模拟器指令集中包含足够的预留操作码。然而,预留码通常都很有限,并且随着研究的发展,本已有限的预留码可能已被用尽。给出一种通用的模拟器指令集扩展方案,它通过拉长指令宽度而增加了预留码空间,有效地解决了新指令添加面临的局限性问题。此外,还基于当前流行的多核模拟器SESC展示了该方案的实现过程,对研究者而言具有实用价值。

下一代处理器中的扩展指令集

在这篇详细的技术报道里,我们要谈论一下振奋人心的扩展指令集发展史,还有Intel最新的Prescott处理器中的扩展指令集技术。在给软件开发人员带来很多新的特性和研发优势的同时,我们也将比较Intel与AMD两种不同指令集的特点。

基于MIPS体系的扩展指令融合技术

MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合融合条件的相邻两条或多条exMIPS ISA指令压缩合并.一条"融合指令"的执行,等效于多条被融合的指令同时发射执行,不仅提升了CPU性能,也提升了指令域的有效利用率和代码密度.SimpleScalar模拟平台的实验结果显示可获得较大的性能提升.

加密专用处理器指令集设计

源码分析技术是一种重要的专用处理器设计方法,用于定位程序运行的瓶颈所在。通过新颖的细粒度源码分析技术,针对加密应用,扩展的开源可扩展处理器OR1K指令集以协处理器的方式和主处理器紧密耦合,可以获得相比传统设计方法更高的效率和更好的性能。实验结果表明,指令扩展后的处理器相比原处理器在增加较少芯片面积消耗的情况下处理效率提高为扩展前的1.78倍。

面向RISC-V适配开发的x86 built-in函数转换方法

新兴架构RISC-V的生态建设需要将其他架构函数或软件包向RISC-V架构迁移适配。在研究GCC特定架构适配的built-in函数向RISC-V架构迁移时,提出一套x86到RISC-V的built-in函数转换方法,对于非扩展指令集(属非向量类型)built-in函数,采用RISC-V架构下相同功能的built-in或标准库函数替代;对于SSE扩展指令集built-in函数,建立数据类型映射和向量函数操作映射实现向RISC-V架构向量扩展函数或标准库函数的迁移,其中RVV函数迁移方式占比67%。实验结果表明:方法迁移的程序功能正确,方法有效。本文方法对其他扩展指令集built-in函数的迁移提供了指导,且与现有工作相比,更易扩展、覆盖面更广。

嵌入式领域ECC专用指令处理器的研究

与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的热点问题.文中提出了一套通用的专用指令处理器(Application Specific Instruction Processor,ASIP)的设计验证方案,并将该方案应用于ECC,从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率.首先借鉴并实现了OpenSSL公开的ECC软件优化方案,并结合处理器平台的特点对大整数乘法运算和多项式平方运算进行了进一步优化.其次对优化后的算法进行基本指令块(Basic Instruction Block,BIB)的划分并转化为数据流图(Data Flow Graph,DFG),在DFG图中依照专用指令设计规则引入近似最优解方法查找可优化指令块.对该类指令块设计相应的专用指令,以实现处理器原有基础指令集架构的扩展.再次基于电子系统级(Electronic System Level,ESL)设计方法依次设计并仿真验证ECC_ASIP的系统级模型和Verilog寄存器传输级(Register Transfer Level,RTL)模型.最后将验证通过的RTL级处理器模型进行综合、布局布线,转换成相对应的门级电路并统计模型使用的硬件资源信息,烧写到FPGA(Field-Programmable Gate Array)平台完成ECC_ASIP的移植操作和性能验证.与ARM11处理器平台下算法实现的性能表现进行对比,实验结果显示,ECC_ASIP牺牲了9.23x%的硬件扩展资源,将算法实现的运算速度提高了2.74x倍,指令代码存储空间减少了59.36x%.

基于差分进化和贪心策略的自定义指令选择算法研究

本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法Greedy-Heur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题,本文引入基于群体搜索的差分进化算法,并结合贪心策略,提出了ISDE(Instruction Selection Based on Differential Evolution)算法.ISDE算法通过简单的编码和高效的适应度评价机制,快速地迭代搜索最优指令组合.实验结果表明,GreedyHeur和ISDE算法能快速有效地找到比已有启发式算法更优的候选指令组合.