可重构分组密码协处理器二维指令架构

为能够进一步提升可重构分组密码协处理器的指令并行度和密码处理能力,以优化可重构分组密码协处理器的性能、面积、功耗比为目的,分别分析指令调度与密码运算之间的关系和特征,提出可重构分组密码协处理器二维指令架构,该架构能够增加指令执行周期,提高可重构功能单元的利用率。通过3种分组密码算法进行实现,结果表明,改进后的可重构分组密码协处理器的指令并行度是改进前的2-4倍。

基于函数调用指令特征分析的固件指令集架构识别方法

不同的固件常采用不同的指令集架构,固件指令集架构的识别是对嵌入式固件进行逆向分析和漏洞挖掘的基础。现有研究和相关工具在针对特定类型的嵌入式设备固件指令集架构识别时存在识别正确率低、误报率高的情况。针对上述问题,提出了一种基于函数调用指令特征分析的固件指令集架构识别方法,通过同时利用指令中操作码和操作数所包含的信息识别目标固件中的函数调用指令,将其作为关键特征实现对不同指令集架构的分类,并基于该方法开发了原型系统EDFIR(Embedded Device Firmware Instruction set Recognizer)。实验结果表明,相比IDAPro,Ghidra,Radare2,Binwalk以及ISAdetect这些当前应用最广泛和最新的工作,该方法具有更高的识别正确率、更低的误报率并具备更强的抗干扰能力,其对1000个真实设备固件的识别正确率高达97.9%,比目前识别效果最好的ISAdetect提升了42.5%。此外,相关实验还证明,即使将分析规模缩小至完整固件的1/50,所提方法仍能保持95.31%的识别正确率,具有良好的识别性能。

基于RISC-V架构的向量指令集和通信扩展指令集在5G Redcap基带处理器中的开发和应用

一、引言(一)研究背景RISC-V是一种基于精简指令集计算机(RISC)原理的开源指令集架构(ISA),被定义为一个基础指令集和若干可选扩展指令集的组合。向量指令集是RISC-V指令集中的一个重要组成部分,它提供了一种高效处理大量数据的方式。5GRedcap基带处理器是为了满足特定应用需求而设计的“轻量化”5G蜂窝物联网技术。其主要特性包括降低设备能力、精简设备功能以及降低设备复杂度,从而达到节约成本、缩小尺寸、降低功耗和延长寿命等目标。

一种面向多媒体和通信应用的处理器指令集及架构实现

提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并行度高等特点,提出了多条基于像素操作、向量操作和复数操作的DSP指令,并详细说明了实现这些指令的关键功能模块的电路实现方法.实验结果表明,在多媒体的插值、重建以及通信的滤波、FFT等算法上,采用本文提出的面对特定应用的指令集具有较明显的优势.流片测试结果证明该指令集架构可实现且有效.

40位处理器指令集架构研究

初步设计了适用于手机和个人电脑的40位处理器的免费开源精简指令集,具备以字节为单位的可变长度,解码规则简单,便于硬件实现,可用性和扩展性好,已定义共127条指令,包含基本指令93条和扩展指令34条。

基于FPGA的指令集架构神经网络协处理器的设计与验证

针对大多数基于FPGA的加速器受限于运算资源与访存带宽,很难部署大型的神经网络这一问题,通过研究神经网络的计算特点,运用通用计算模型的思想,提出了一种指令集架构的神经网络协处理器的设计方案.该方案中的协处理器具有一套专用的运算指令集,支持多种神经网络结构的运算,搭配相应的指令生成程序,能够灵活快速的进行神经网络在FPGA平台上的部署.考虑神经网络运算的相似性,对电路进行复用,降低资源的占用;设计内存多端口读写控制模块,通过协调片上缓存与片外存储,降低对访存带宽的需求.使用python与UVM验证方法学搭建验证平台进行验证,并在PYNQ-Z2开发板上进行实验.结果表明:方案中的协处理器对激活函数的运算误差在0.05以下,对其他类型指令的运算误差在10-4级别,工作在100MHz下的运算性能达到41.73GOPS,达到同类设计的主流水平,消耗的资源比同类设计平均降低80%.

龙芯指令系统架构及其软件生态建设

构建独立于Wintel体系和AA体系的安全可控的信息技术体系是龙芯的发展目标。介绍龙芯自主指令系统架构LoongArch;并从构建LoongArch的基础软件体系、研发兼容及自主编程框架、通过二进制翻译实现与X86等主流架构的应用兼容、LoongArch开源社区建设等方面介绍龙芯软件生态建设进展及计划。

Microchip发布基于RISC-V指令集架构的SoC FPGA开发工具包

Microchip Technology Inc.(美国微芯科技公司)推出业界首款基于RISC-V的SoC FPGA开发工具包。这款名为Icicle的开发工具包专为业界领先的低功耗、低成本、基于RISC-V的PolarFire SoC FPGA打造,汇集了众多的Mi-V合作伙伴,助力加速不同行业的客户设计部署和商业应用。

AES专用指令处理器的研究与实现

随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES_ASIP以增加少许硬件资源为代价,提高了算法58.4x%的执行效率并节省了47.4x%的指令代码存储空间.

动态二进制翻译技术综述

在构建国产软件生态系统中,解决程序的兼容性问题至关重要。随着计算机架构的多样化发展,确保软件能够在不同平台和硬件环境中顺畅运行,已经成为当下软件开发过程中的一项紧迫任务。在此背景下,动态二进制翻译(DBT)技术展现出其重大意义。作为一种实现不同指令集架构(ISA)之间程序或软件互操作性的核心技术,DBT通过运行时指令转换,不仅实现了软件跨平台的兼容运行,也极大地扩展了软件的适用范围和灵活性。然而,DBT技术的引入同样对系统在运行效率和资源利用率方面提出了更高的要求。对DBT技术的相关内容进行了综述,包括其基本工作原理、研究进展、关键技术以及相应的优化方法。介绍了DBT技术的基本原理及发展历程。详细阐述了DBT的研究进展,尤其是在提高翻译准确性和执行效率方面所取得的重要成果。进一步地,对六类DBT优化技术特性进行了介绍,这些技术包括:基于运行时优化、基于控制流优化、基于指令级优化、基于安全性与隔离性优化、基于资源管理优化以及基于软硬件协同优化。分别基于这些关键技术进一步分类总结,介绍了各自的优化技术及面临的挑战。从技术发展趋势、应用领域扩展、性能提升策略等多个角度,对DBT技术未来的研究方向和发展前景进行了探讨。

嵌入式领域ECC专用指令处理器的研究

与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的热点问题.文中提出了一套通用的专用指令处理器(Application Specific Instruction Processor,ASIP)的设计验证方案,并将该方案应用于ECC,从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率.首先借鉴并实现了OpenSSL公开的ECC软件优化方案,并结合处理器平台的特点对大整数乘法运算和多项式平方运算进行了进一步优化.其次对优化后的算法进行基本指令块(Basic Instruction Block,BIB)的划分并转化为数据流图(Data Flow Graph,DFG),在DFG图中依照专用指令设计规则引入近似最优解方法查找可优化指令块.对该类指令块设计相应的专用指令,以实现处理器原有基础指令集架构的扩展.再次基于电子系统级(Electronic System Level,ESL)设计方法依次设计并仿真验证ECC_ASIP的系统级模型和Verilog寄存器传输级(Register Transfer Level,RTL)模型.最后将验证通过的RTL级处理器模型进行综合、布局布线,转换成相对应的门级电路并统计模型使用的硬件资源信息,烧写到FPGA(Field-Programmable Gate Array)平台完成ECC_ASIP的移植操作和性能验证.与ARM11处理器平台下算法实现的性能表现进行对比,实验结果显示,ECC_ASIP牺牲了9.23x%的硬件扩展资源,将算法实现的运算速度提高了2.74x倍,指令代码存储空间减少了59.36x%.

指令集构架层虚拟技术及其在嵌入式系统开发中的应用

由于设备条件的限制,很多对嵌入式系统应用与开发有兴趣的人难以开展相关的学习与研究活动。针对这一问题,阐述了一种应用指令集架构层虚拟技术在PC环境中进行嵌入式系统开发实践的方法。

精简指令集计算机协处理器设计

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。

ARM架构中控制流完整性验证技术研究

通用平台目标二进制代码运行时控制流的提取主要依赖于处理器硬件特性,或其动态二进制插桩工具,该平台的控制流完整性验证方法无法直接移植到进阶精简指令集机器(ARM)架构中。为此,基于控制流完整性验证技术,设计一种用于ARM架构,利用缓冲溢出漏洞检测控制流劫持攻击的方法。该方法在程序加载时、执行前动态构建合法跳转地址白名单,在目标二进制代码动态执行过程中完成控制流完整性验证,从而检测非法控制流转移,并对非法跳转地址进行分析,实现漏洞的检测和诊断。在ARM-Linux系统的动态二进制分析平台上实施测试,结果表明,该方法能够检测出漏洞,并精确定位攻击矢量。

基于FPGA的RNN硬件加速架构

针对边缘计算场景下,循环神经网络消耗计算资源过多,且计算流程相对复杂所导致的计算效率较低的问题,提出一种RNN模型的硬件加速方法,并在FPGA平台对该方法进行验证。为在计算资源可复用的前提下尽可能提高计算速度,该加速器利用一种SIMD指令集,通过软件编程的形式来配置运算流程,适配不同层数和维度的RNN及其相关模型。还根据RNN模型数据流的特点,对加速器设计进行优化,并设置合理的片内缓存方式和并行逻辑以充分利用存储器带宽,降低资源开销。实验结果表明,加速器在100 MHz的工作频率下运算性能达到6.7 GOPS,需要的功耗为2.15 W。基于指令集和软硬件协同的方式对两种网络模型进行实现,速度是微控制器的230倍。

RISC-V指令集及其微控制处理器的开发应用

RISC-V指令集架构,通用、开放、免费,其形成的芯片或FPGA_SoC平台既具有Intel、Arm等常用微控制处理器的优势,又可以灵活应用、自主发展、打破技术垄断、促进高速无障碍发展。了解熟悉常用RISC-V_ISA芯片或FPGA_SoC平台,合理选择运用,恰到好处地进行嵌入式硬软件应用系统开发,是降低科技研发门槛、简化开发复杂程度、提升产品系统实时性和性价比的有效途径。

基于RISC-V的FFmpeg多媒体算法库优化策略

RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗时的算法进行指令加速和并行优化。在深入研究RISC-V开源架构的基础上,构建一个基于RISC-V开源架构的高性能FFmpeg算法库。针对不连续访存类算法、数据依赖类算法、数据快速转换类算法,从向量单元配置、向量化访存、汇编优化、指令流水优化4个方面出发,大幅提升FFmpeg算法库在RISC-V处理器上的性能。实验结果表明,采用以上优化策略后的FFmpeg算法库在基于RISC-V架构的XT-910芯片上的性能得到明显提升,其中的不连续访存类算法、数据依赖类算法、数据快速转换类算法的加速比分别为8.20、3.67、3.62。

基于词序嵌入的二进制基本块相似性检测

神经机器翻译技术能够自动翻译多种语言的语义信息,已被应用于跨指令集架构的二进制代码相似性检测,并取得了较好的效果.将汇编指令序列当作文本序列处理时,指令顺序关系很重要.进行二进制基本块级别相似性检测时,神经网络使用位置嵌入来对指令位置进行建模.然而,这种位置嵌入未能捕获指令位置之间的邻接、优先等关系.针对该问题,本文使用指令位置的连续函数来建模汇编指令的全局绝对位置和顺序关系,实现对词序嵌入的泛化.首先使用Transformer训练源指令集架构编码器;然后使用三元组损失训练目标指令集架构编码器,并微调源指令集架构编码器;最后使用嵌入向量之间欧氏距离的映射表示基本块之间的相似程度.在公开数据集MISA上的实验表明,P@1评价指标达到69.5%,比对比方法MIRROR提升了4.6%.

基于NEON优化技术的视频处理系统设计

针对软件方式的嵌入式图像处理,ARM Cortex-A系列的处理器集成了基于SIMD指令架构的NEON协处理器引擎,能够实现一条指令同时对多个数据进行并行化处理,可以有效加速多媒体和信号处理算法.本文设计了一种基于FPGA的视频处理系统,充分利用NEON技术对Sobel算法进行优化加速,并与普通软件方法实现算法的方式进行对比,结果显示,采用NEON技术后图像处理加速显著,且视频流畅度好.

国产嵌入式处理器发展综述

处理器技术直接推动着嵌入式计算机的发展。从指令集架构和指令集位数,介绍了CISC和RISC两类指令集架构的特点和典型代表。描述了ARM、MIPS、RISC V架构国内主要嵌入式处理器厂家的发展规划和产品型谱。结合嵌入式应用需求,对主要的处理器进行了详细介绍,选择典型的嵌入式处理器进行了对比测试。对国产嵌入式处理器指令集架构、处理器产品发展进行了简要分析。方法可以指导国产嵌入式处理器的选型,为嵌入式计算机的设计提供参考。