一种高效的指令缓存单元架构及其性能分析(英文)

为了提高高速DSP或通用处理器的程序执行速度,描述了一种指令缓存单元的有效架构,特别是实现细节和性能分析.因所提出的指令缓存单元是为一种高性能VLIW结构的DSP核而设计,使用了并行的标签比较逻辑和寄存器堆的结构,芯片面积、关键路径延迟、功耗都大大减小.该指令缓存单元使用高层次的RTL(使用Verilog)编码,并由Synopsys的Design Compiler综合,使用不同的StarCoreTM基准程序测试比较,并进行性能分析.比较结果表明,所提出的结构是有效的,适合用于任何高速的处理器核.

ARM指令执行速度影响因素的实验研究

介绍ARM微处理器S3C2440A的内存管理单元(MMU)和高速缓存,设计一种实验方法来测定在不同CPU时钟频率下禁用或启用高速缓存时,程序指令在SDRAM和SRAM中的平均执行速度,并对数据进行分析和处理。实验结果表明,启用高速缓存对提高指令的平均执行速度具有较大影响。

基于ARM存储结构的MP3程序性能优化

针对ARM存储系统的结构和MP3解码程序的特性,提出在S3C24A0上通过TLB,Cache和Write Buffer的有效使用,实现MP3解码程序性能优化,并且通过量化的比较得到一个可靠的结论。同时分析数据一致性问题,针对各种引起数据不一致的情况提出相应的解决方案。

决“芯”一九九九

K7:AMD的未来之星 K7是Intel不再授权给其他制造商生产P6兼容产品后,AMD自行设计的第一个不兼容于Intel芯片的处理器,同时K7也是AMD首次进军高端桌面电脑与工作站领域的高性能处理器,其成败是AMD未来市场发展的关键。K7的技术特点如下: 1.高速的CPU总线:K7并不兼容于Intel的Slot1或Slot2,它使用的不是Intel的P6 GTL+总线协议,而是原DEC公司的Alpha总线协议EV6。EV6架构采用多线程处理的点到点拓扑结构,支持200MHz的总线主频。

见证“芯”路 30年CPU架构发展史

从简单纯粹的运算单元，到拥有多指令并行发射机制，再到多级流水线的产生，高速缓存的纳入．频率冲破GHz，再到内存控制器的集成．直至今天GPU的整合，这一切便是过去三十年来x86CPU架构的进化历程。英特尔和AMD是这个历史的缔造者．它们最初基于相同的架构．中途分道扬镳．彼此又不断借鉴对方的优秀创意，在此起彼伏的交锋中共同将X86带向未来。