期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于MIPS体系的扩展指令融合技术
被引量:
2
1
作者
陈文智
姜振宇
吴帆
《计算机学报》
EI
CSCD
北大核心
2008年第11期1888-1897,共10页
MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合...
MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合融合条件的相邻两条或多条exMIPS ISA指令压缩合并.一条"融合指令"的执行,等效于多条被融合的指令同时发射执行,不仅提升了CPU性能,也提升了指令域的有效利用率和代码密度.SimpleScalar模拟平台的实验结果显示可获得较大的性能提升.
展开更多
关键词
指令融合
代码压缩
MIPS
指令
集扩展
指令
级并行
SIMPLESCALAR
下载PDF
职称材料
一种指令级动态可重构浮点处理器设计
2
作者
聂言硕
张多利
+2 位作者
孟晓飞
魏可
宋宇鲲
《合肥工业大学学报(自然科学版)》
CAS
北大核心
2022年第10期1341-1347,共7页
针对高性能计算中非规则寻址模式任务的加速需求,文章设计了一种指令级动态可重构浮点处理器(dynamically reconfigurable floating-point processor, DRFP),区别于传统的可重构处理器,引入一种基于融合指令的实现方式,使得该处理器兼...
针对高性能计算中非规则寻址模式任务的加速需求,文章设计了一种指令级动态可重构浮点处理器(dynamically reconfigurable floating-point processor, DRFP),区别于传统的可重构处理器,引入一种基于融合指令的实现方式,使得该处理器兼具动态重构和乱序执行能力。该处理器作为主要计算核心集成于一款异构多核系统芯片,并在Xilinx Ultrascale系列xcvu440的FPGA芯片上进行了原型验证,系统可以稳定工作在120 MHz。实验结果表明,该处理器在兼顾高性能的同时相较于已有工作能更好地适应非规则运算,且性能提高近3倍。
展开更多
关键词
高性能计算
指令
级
融合
指令
乱序
多核系统
下载PDF
职称材料
题名
基于MIPS体系的扩展指令融合技术
被引量:
2
1
作者
陈文智
姜振宇
吴帆
机构
浙江大学计算机科学与技术学院
出处
《计算机学报》
EI
CSCD
北大核心
2008年第11期1888-1897,共10页
文摘
MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合融合条件的相邻两条或多条exMIPS ISA指令压缩合并.一条"融合指令"的执行,等效于多条被融合的指令同时发射执行,不仅提升了CPU性能,也提升了指令域的有效利用率和代码密度.SimpleScalar模拟平台的实验结果显示可获得较大的性能提升.
关键词
指令融合
代码压缩
MIPS
指令
集扩展
指令
级并行
SIMPLESCALAR
Keywords
instruction fusion
code compression
MIPS instruction set extention
ILP
SimpleScalar
分类号
TP314 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
一种指令级动态可重构浮点处理器设计
2
作者
聂言硕
张多利
孟晓飞
魏可
宋宇鲲
机构
合肥工业大学电子科学与应用物理学院
合肥工业大学教育部IC设计网上合作研究中心
出处
《合肥工业大学学报(自然科学版)》
CAS
北大核心
2022年第10期1341-1347,共7页
基金
国家自然科学基金资助项目(61874156)
安徽省高校协同创新资助项目(GXXT-2019-030)。
文摘
针对高性能计算中非规则寻址模式任务的加速需求,文章设计了一种指令级动态可重构浮点处理器(dynamically reconfigurable floating-point processor, DRFP),区别于传统的可重构处理器,引入一种基于融合指令的实现方式,使得该处理器兼具动态重构和乱序执行能力。该处理器作为主要计算核心集成于一款异构多核系统芯片,并在Xilinx Ultrascale系列xcvu440的FPGA芯片上进行了原型验证,系统可以稳定工作在120 MHz。实验结果表明,该处理器在兼顾高性能的同时相较于已有工作能更好地适应非规则运算,且性能提高近3倍。
关键词
高性能计算
指令
级
融合
指令
乱序
多核系统
Keywords
high-performance computing
instruction-level
fusion instruction
out-of-order
multi-core system
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于MIPS体系的扩展指令融合技术
陈文智
姜振宇
吴帆
《计算机学报》
EI
CSCD
北大核心
2008
2
下载PDF
职称材料
2
一种指令级动态可重构浮点处理器设计
聂言硕
张多利
孟晓飞
魏可
宋宇鲲
《合肥工业大学学报(自然科学版)》
CAS
北大核心
2022
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部