基于EDA技术的常用串口通信总线接口逻辑设计

新兴技术发展对通信总线接口性能提出了更高的要求,再加之接口之间交互行为的剧增,常规通信总线接口资源占用率过高、传输速度过低等缺陷逐渐显现。为了改善上述情况,提出基于EDA技术的常用串口通信总线接口逻辑设计。引入EDA技术搭建接口逻辑设计框架,以此为基础,选取适当的实现器件——FPGA控制器,设计具体数字接口(RS 232接收模块、I2C接收模块与SPI接收模块),并设计接口协议层(CRC校验、NRZI解码及其去除位填充),通过上述过程完成了常用串口通信总线接口的逻辑设计。实验数据表明,所设计接口资源占用率数值范围为19.58%~30.12%,传输速率最大值为48 Mb/s,达到预期接口设计目标。