零停顿解决控制冒险的微架构设计

在多级流水架构中,当跳转指令进入译码阶段,跳转地址在译码阶段结束后才能获得,下一条指令在取指阶段并不能及时获得跳转地址,引发控制冒险。针对现有分支预测方法处理控制冒险问题时所需硬件资源较多的情况,提出一种简洁的微架构设计方案。微架构首先以管道重组的方式,将所有包含PC的指令前推到译码阶段完成执行。再通过增加寄存器文件写回端口和优化写回逻辑的方式,解决此类指令前推所带来的写回值错乱问题。同时以停顿的方式处理此类指令存在的数据冒险。最后实验表明,微架构能够解决所有控制冒险问题,特别对于无数据相关性的控制冒险问题更是做到零停顿地解决,在硬件资源消耗上低于现有文献提供的同类架构。

可逆处理器指令流水线的设计与仿真

为实现可逆处理器的指令流水线,提出一种适合可逆指令流水的数据通路图。明确可逆指令流水线的7个阶段(即读指令、指令译码、读寄存器、运算/访问存储器、写寄存器、指令编码、返回指令)以及各阶段任务,分析在可逆约束下指令流水可能遇到的数据冒险和控制冒险,通过转发和阻塞技术解决此类冒险。通过仿真系统验证该指令流水线的正确性,仿真结果表明,该方法能有效实现可逆处理器中的指令级并发,在保证程序功能不变的前提下交换一些指令的位置,显著提高流水线性能。

一种基于FPGA的流水线8051 IP核的设计与实现

给出一种基于FPGA的8051MCU的IP核设计方案，指令集与标准8051系列处理器完全兼容。采用译码--执行两级流水结构，并通过了仿真与综合，理论速度较传统8051MCU有6-10倍的提升。针对CISC流水线设计的复杂性，提出了一种高效的实现方案，可以使执行结构近满状态运行，且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述，并采用ModelsimSE 6.2进行功能和时序验证，将代码下载到Xilinx公司的FPGA上进行物理验证，测试了一个LED流水灯程序，结果表明软核达到了预期的效果。