用于阵列天线连续跟踪的步进电机控制器IP核设计

采用VHDL语言设计了一种基于现场可编程门阵列(FPGA)的步进电机控制器IP核,并在QuartusⅡ软件中进行了编译和仿真。该控制器采用了控制参数在线计算模块,使得阵列中每台步进电机都可以根据对应单元的相移量推算出各自的升降频曲线及脉冲发送时刻,从而保证阵列中各个电机的转动角度保持一定的关系,同时能有效地降低步进电机失步的风险。该控制器采用编码器反馈信息处理模块,对步进电机失步进行判断和校正。编译结果显示:通过合理设定数据位宽、重复利用乘法器、合理利用相邻脉冲发送间隔,控制器可以有效降低进行实时参数计算时的硬件资源使用量。测试结果表明,该控制器可以实现阵列天线波束连续跟踪。

基于FPGA的微型直流电机控制器IP核设计

为了实现阵列天线波束高效控制和系统小型化,实现多轴微型直流伺服系统达到高速、并行控制,根据NiosⅡ处理器的Avalon总线规范,利用Verilog硬件描述语言,设计了一种基于现场可编程逻辑门阵列(FPGA)的微型直流电机控制器IP核。该控制器采用了有限状态机的方法,分多模块实现硬件控制功能。针对微型直流电机特性,采用了比例-积分-微分(PID)算法、分段控制及启停监测等控制策略。最后利用软件QuartusⅡ及DE0开发板进行了仿真和实验验证,实验表明,该控制器具有响应速度快、定位精度高、可靠性高、体积小等特点,可以可靠地对各路微型直流电机进行独立控制,且控制性能良好,能够实现天线单元快速、准确的相位控制。

基于SOPC的VGA IP核设计

随着高速图像处理技术的发展,VGA控制器知识产权(Intellectual Property,IP)核已成为片上系统(System-on-Chip,SoC)芯片中的一个重要部件.文章介绍了一种使用Verilog HDL硬件语言并利用片上可编程系统(System-On-a-Programmable-Chip,SOPC)技术实现了VGA控制器IP核设计,并对该设计方案进行了测试和验证.

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路。为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证。为提高测试效率,设计了基于上述平台的自动注错方法。经过验证,该方法能够达到预期的帧地址覆盖率。实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用。

嵌入式系统开发平台IP核接口层的设计

针对基于SoC技术的嵌入式开发平台应用层中IP核的复用问题,提出了支持IP核开发/复用的总线接口设计思路,并将IP核的SoC总线接口作为嵌入式系统开发平台ESP的一个层次予以实现。通过IP核之间点对点的连接方式,阐述了IP核总线接口的设计原理,并将IP核总线接口内部结构划分为协议转换、数据处理和优先级仲裁3个模块,使其能方便地移植到不同规范的SoC接口。最后以USB设备控制器IP核和AMBA总线为实例,验证了基于该设计思路实现的IP核接口层功能的适用性。

步进电机期望控制脉冲的无抖动输出方法

为了提高步进电机在开环控制情况下的速度跟踪控制性能,提出了基于脉冲周期控制参数值条件更新的期望脉冲无抖动输出方法。首先,根据相邻时刻的两个期望脉冲周期值间的数学关系,构建了全时域的时序分析模型,分析了脉冲抖动输出现象;然后,归纳总结了脉冲无抖动输出的控制参数值更新条件;最后,根据归纳总结的控制参数值更新条件,采用超高速集成电路硬件描述语言,构建了脉冲无抖动输出的控制器知识产权(intellectual property,IP)核。理论分析结果和实验结果均表明,该方法能够有效解决因控制参数值无约束更新而导致的脉冲抖动输出问题,进而有利于提高步进电机期望速度跟踪控制性能。

基于FPGA的多轴直流电机控制系统

为了实现机械相控阵列天线的波束扫描,采用微型直流电机驱动螺旋天线单元转动来达到预定的辐射相位,研究了一种基于单片FPGA的多轴直流电机控制系统。采用IP设计思想,直流电机的位置控制用纯硬件逻辑电路的形式(直流电机控制IP核)实现,总线通信及轨迹计算由同一芯片上的微处理器(Nios II软核)软件实现,从而容易构建多轴直流电机控制的片上系统。利用Verilog硬件描述语言,设计了一种高性能直流电机控制IP核,并进行了仿真验证。为了验证该IP核的复用性,构建了一个56轴直流电机控制的片上系统。实验结果表明,此系统可对各个直流电机实现快速精确控制,每轴的运动相互独立,并且控制参数在线可编程,控制一致性满足系统设计要求。基于这种方式构建的系统,扩展方便、可移植性高、具有较好的适用性,已在某相控阵列天线中得到了应用。

Design of IP core based on AMBA bus

With the rapid development of integrated circuit(IC)technology,reusable intelligent property(IP)core design is widely valued by the industry.Based on the in-depth study of the functional characteristics of advanced microcontroller bus architecture(AMBA),a design scheme of IP core is presented,and it is divided into the functional modules,and the structural design of the IP core is completed.The relationship between the internal modules of the IP core is clarified,and the top-down design method is used to build the internal architecture of the IP core.The IP core interface module,register module,baud rate module,transmit module,receive module,and interrupt module are designed in detail by using Verilog language.The simulation results show that the designed IP core supports serial peripheral interface(SPI)protocol,the function coverage of IP core reaches 100%,the maximum working frequency reaches 200 MHz,and the resource occupancy rate is less than 15%.The reusable IP core can support multiple data formats,multiple timing transmission modes,and master/slave operation modes,reducing the resource consumption of hardware circuits and having stronger applicability.