期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于6 Gsample/s 12 bit ADC接口控制层电路设计与实现 被引量:4
1
作者 张春茗 杨添 +1 位作者 严展科 吴喜浩 《电子器件》 CAS 北大核心 2020年第5期1142-1147,共6页
基于JESD204C协议设计了一种应用于6 Gsample/s 12 bit ADC的高速串行接口控制层电路。该电路采用64B/66B链路层实现数据的高速率传输,同时增加8B/10B链路层以满足数据的低速率传输,提高了接口电路的兼容性。控制层电路的传输层采用两... 基于JESD204C协议设计了一种应用于6 Gsample/s 12 bit ADC的高速串行接口控制层电路。该电路采用64B/66B链路层实现数据的高速率传输,同时增加8B/10B链路层以满足数据的低速率传输,提高了接口电路的兼容性。控制层电路的传输层采用两级映射结构,64B/66B链路层采用并行加扰,8B/10B链路层采用4路并行编码法,减少电路面积,提高电路时序性能。本文采用Verilog HDL语言对电路进行RTL级描述,且在VCS软件上进行功能验证。结果表明控制层电路能够实现所设计的14种工作模式。基于TSMC 90 nm COMS工艺,在Design Compiler平台上对电路进行综合。报告表明该电路在高速率传输模式下最高工作频率为384 MHz,单通道数据最高输出速率为24.5 Gbit/s;在低速率传输模式下最高工作频率为357 MHz,单通道数据最高输出速率为11.4 Gbit/s。 展开更多
关键词 高速串行接口 JESD204C协议 模数转换器 控制层电路 并行编码
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部