一种提高带状线缝隙耦合馈电增益的方法

微带贴片天线常用的馈电方式包括微带线共面直馈和缝隙耦合馈电,其中缝隙耦合馈电效率较低,利用带状线缝隙耦合馈电,虽然可以有效的减小背向辐射,但在带状线传输过程中,会激励起轴向和传输线方向的高次模,降低传输效率,使得耦合馈电增益偏低。本文设计了一种在带状线周围打孔的方法,来提高耦合馈电的增益,仿真结果表明,利用这种方法可以使带状线缝隙耦合馈电微带天线单元的增益提高0.55dB—0.81dB。

L波段掺铒光纤放大器增益钳制及提高特性研究

报道了一种新型980 nm激光二极管(LD)泵浦高增益的掺铒光纤放大器(EDFA).通过加入中心波长为1 550 nm光纤光栅(FBG)可以明显提高增益,并分析了增益钳制的原理.实验得到其增益比无FBG结构EDFA提高8 dB,并得到了小信号输入时增益25 dB的有效钳制.

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分折叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0.35μmixedsignalCMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。

一种应用于锁相环的增益提高型电荷泵设计

采用0.18μm1.8V CMOS工艺设计一种增益提高型电荷泵电路,利用增益提高技术和折叠式共源共栅电路实现充放电电流的匹配.该电荷泵结构可以很大程度地减小沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,同时具有结构简单的优点.仿真结果表明,电源电压1.8V时,电荷泵电流为600μA,在0.3～1.6V输出范围内电流失配为0.6μA,功耗为3mW.

一种带增益提高技术的高增益CMOS运算放大器的设计

给出了一种用在高速高精度流水线型模数转换器中的具有高增益和高单位增益频率的全差动CMOS运算放大器的设计,电路结构主要采用折叠式共源共栅结构,并采用增益提高技术提高放大器的增益。共模反馈电路由开关电容共模反馈电路实现。模拟结果显示,其开环直流增益可达到106 dB,在负载电容为2 pF时单位增益频率达到了167 MHz,满足了对模数转换器的高速度和高精度的要求。

采用增益提高技术的两级放大器的设计

基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器。利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增益带宽,61.2°的相位裕度,96.3 dB的共模抑制比。

一种带有增益提高技术的高速CMOS运算放大器设计

设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。

低压恒跨导增益提高CMOS运算放大器的设计

设计和研究了一种低压恒跨导增益提高互补金属氧化物半导体(CMOS)运算放大器。输入级采用互补差分对结构,使共模输入电压范围达到轨到轨,通过3倍电流镜控制尾电流使输入级总跨导恒定。中间级为增益提高级,通过反馈增大输出阻抗提高增益。输出级采用AB类结构,通过米勒补偿控制零点使系统稳定,此运放可用于低压低功耗电子设备中。整个电路用CSMC 0.5μm BCDMOS工艺参数进行设计,工作电压为2.7 V。Spectre仿真结果显示,此运放实现了直流开环增益90 dB(负载电阻R L=600Ω),相位裕度70°,增益带宽积1.4 MHz,静态电流0.18 mA。设计的运算放大器满足设计指标。

采样保持电路中全差分增益提高放大器设计

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围,采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用CMOS 0.5μm工艺,电源电压为3.3 V。Cadence Spectre仿真结果显示,在负载为6 p F的情况下,其增益为99 d B,单位增益带宽为318 MHz,相位裕度为53°。

一种高增益CMOS两级运算放大器的设计

介绍了一种采用0.6μm CMOS工艺设计的高增益两级运放结构。结构主要采用基本的两级运放结构,并采用增益提高技术提高放大器的增益。用SmartSpice软件对电路进行了仿真,仿真结果表明,此电路能够将输入信号放大20000倍以上,单位增益带宽为13MHz,±2.5V电源供电,功耗小于1.4mW。

一种新型的高增益超宽带低噪声放大器

文中提出了一种采用增益提高技术的超宽带低噪声放大器(LNA)。为了通过提高电路的输出阻抗,进而实现改善电路增益的目的,该LNA包含了两级共射共基放大器电路,并在共基晶体管基极引入电感。基于0.13μm SiGe BiCMOS工艺对其进行设计,实现了超宽的31GHz^42GHz的工作频率,增益为20.1dB^30.7dB,噪声系数为1.19dB^1.31dB,并且在1.8V单电源电压供电情况下,消耗的功耗为13.2mW。

一种高增益全差分运算放大器的分析与设计

采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18μm CMOS工艺设计,开环直流增益可达138dB,单位增益带宽为252 MHz。

基于0.13μm CMOS工艺的快速稳定的高增益Telescopic放大器设计

提出了一个0.13μm CMOS工艺下的快速稳定的高增益Telescopic放大器的设计。该设计采用了增益提高技术,分析了这种技术的增益模型和频率响应模型。后仿真结果表明,该设计开环直流增益为98 dB,在4.5 ns的建立时间之内达到0.02%的稳定精度,而且没有超调的现象,其等效输入噪声小于4 nV/rtHz,在1.2 V供电下消耗电流2 mA。

一种高增益高功耗效率全差分运算跨导放大器

基于一种新型低压降、高输出电阻镜像电流源,设计了一种高增益、高功耗效率全差分运算跨导放大器(OTA)。该OTA基于0.18μm CMOS工艺设计,电源电压为1.8 V。在保证1.8V;差分输出电压摆幅的前提下,获得了较高的直流电压增益。采用NMOS管差分对作为输入的套筒式结构。结果表明,在2.3 mA偏置电流、2 pF负载电容下,该OTA具有119 dB的开环直流增益、526 MHz的增益带宽积和高达77°的相位裕度。额外加入增益提高技术后,该OTA的开环直流增益可提高到153 dB。

一种具有高增益和超带宽的全差分跨导运算放大器

基于GSMC 0.18um CMOS工艺,设计了一种应用于12位ADC的全差分运算放大器。为了提高增益,在套筒式共源共栅结构上运用了增益提高技术。为了提高输入跨导,采用隔离效果更好的深N阱CMOS作为输入端,从而提升增益带宽。为了降低功耗,利用单端放大器作为辅助运放。整体电路结构简单优化。仿真结果表明,运算放大器直流开环增益大于100dB,单位增益带宽大于800MHz,相位裕度大于70°,完全满足目标ADC的性能要求,是一种新型且质量较高的运放,也可应用于其它场合。

加载谐振环的新型宽带准八木天线设计

设计了一种新型宽带准八木天线,该天线采用微带线进行馈电,通过一种新型的巴伦结构实现了微带线到共面带状线的转换。天线有一个辐射振子和两个引向振子,介质板背面的金属地板作为反射器,具有较宽的带宽。为了进一步提高增益,在引向振子前端加载两组开口谐振环单元。改进后天线的-10 dB阻抗带宽为53.7%(5.9~10.2 GHz),增益达到了5.7~9.3 dB,相比改进前平均提高了2 dB。对原型天线和改进后天线分别进行了加工测量,测量结果与仿真结果基本吻合。

12位100MS/s ADC中采样/保持电路的分析与设计

设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上,提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波,测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。

一种新颖的全差分CMOS运算放大器的设计

研究了一种全差分高增益、宽带宽CMOS运算跨导放大器 (OTA) .放大器采用三级折叠 级联结构 ,结合附加增益提高电路 ,大幅提高整个电路增益的同时获得较好的频率特性 ,采用 0 .35 μmCMOSN阱工艺设计 .HSPICE模拟结果放大器的带宽为 2 15MHz(相位裕度 6 2 .2°) ,开环增益为 10 3dB ,功耗仅为 2 .0 1mW .

12位50 MHz流水线ADC采样保持电路实现

对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路。采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现。测试结果表明,采样保持电路完全满足设计要求。

低电压全差分运算放大器的优化设计

设计了一种适合于带通SigmaDelta调制器的低电压低功耗全差分跨导放大器。在采用增益提高技术和尾电流复制技术的基础上,对电路参数进行优化,使运放获得了较高的性能。采用0.35μmCMOS工艺,模拟结果表明,环路带宽为278MHz,直流增益大于80dB,输入阶跃为4V时,在0.1%的精度下建立时间为9.1ns,动态范围达到83.2dB,电源电压为2V,总的功耗为4.2mW。