AV1视频编码器中分像素插值滤波器的设计与实现

为降低AV1视频编码中分像素插值滤波部分的硬件资源开支,提出了一种基于Regular模式按行插值硬件架构。该架构以8×8大小作为处理基本单元,用移位加法的方式实现固定系数的乘法运算,挖掘系数之间的公因子,复用公因子实现电路,再使用3:2压缩器减少加法器个数并减少累加求和延时。该算法不仅降低了硬件面积,而且提高了硬件的最高工作频率。硬件设计使用Verilog HDL语言描述,在vivado2019.2上进行仿真验证,使用SIMC 55 nm工艺在Design Compiler上进行逻辑综合,最高频率可以达到800 MHz,门数为75.19 K,功耗为37.37 MW,可实现4320p@60 fps序列的实时插值。

数字图像相关法中的优化插值滤波器

针对数字图像相关方法中的亚像素插值误差,在复频域内利用滤波器的传递函数分析了亚像素位置和图像频率对插值误差的影响,在此基础上设计了一种基于B样条插值核的优化插值滤波器。为使该滤波器能自适应于不同散斑图像,提出了一种利用图像的频谱分析获取滤波器中权值函数的方法,以B样条滤波器系数为非线性优化插值滤波器的迭代初值,解算出图像的最优滤波系数。在不考虑数字图像相关法中其他位移测量误差影响的情况下,通过平移和单向拉伸两个数值实验,证实所提滤波器可以明显减小亚像素插值误差,更好地满足了实验力学中对利用数字图像相关法进行高精度位移测量的需求。

宽带通信芯片中级联积分梳状插值滤波器的优化设计

级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器。随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化。为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器。通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法。实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58%左右。

基于二阶斯特林插值滤波器的电池SOC估计

锂离子电池荷电状态(SOC)精确估计是延长电池寿命和安全使用的关键。为了准确估计电池的荷电状态,本文采用混合二阶RC模型和二阶斯特林插值滤波算法对锂电池的SOC值进行估计。首先对混合二阶模型的锂电池动态特性跟踪性能进行了研究,随后给出了一种基于二阶斯特林插值滤波器的锂电池SOC估计算法,并在安时积分法中加入不可用容量作为新的标准值。最后用实验数据与仿真结果进行了对比。仿真和实验的结果表明,该模型能很好地体现锂电池的动态特性,且二阶斯特林插值滤波算法有着比扩展卡尔曼滤波算法更好的估计精度,而且比起EKF能更准确的跟踪锂电池的非线性程度。

全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。

宽带通信系统数字插值滤波器组设计

针对宽带无线通信要求,提出了一种基于半带滤波器和CIC滤波器级联的上采样滤波器组实现方案。在半带滤波器浮点到定点量化过程中,提出了一种系数量化优化算法。通过仿真,验证了在相同的量化位数下,相对于传统的系数量化方法,增加了整个滤波器组的阻带衰减。

全数字接收机中一种低功耗插值滤波器结构及其VLSI实现

插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于VLSI实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.

新型双声道音频Σ-ΔDAC小面积插值滤波器的设计实现

该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道的同步。设计在TSMC 0.18μm 1.8 V/3.3 V 1P5M CMOS工艺上实现,测试信噪比为106 dB,数字部分芯片的面积仅为0.198 mm2,功耗为0.65 mW。这种设计方法降低了Σ-ΔDAC系统中数字部分的面积和功耗,给模拟部分留有较大的设计裕量,这对模数混合系统的设计具有重要的意义。

一种新型节省芯片面积的数字插值滤波器的设计与实现(英文)

提出了一种插值滤波器的设计与实现的新方法,并最终将其实现.该方法适合于过采样数模转换器.为减小芯片面积及设计复杂度,采用一种等同子滤波器级联设计方法,并对其改进.同时,提出了一种新型的等同子滤波器实现结构,进一步减少了芯片实现所需的硬件.测试结果表明,芯片达到了设计指标,节省了芯片面积,并显示出良好的噪声抑制性能.该数字插值滤波器已经被成功应用于一款过采样数模转换器.

∑△DAC中插值滤波器的设计

本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器。利用多项插值器原理,采用128×插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积。仿真结果表明能够满足性能要求。

基于帧间预测模式的插值滤波器

为了进一步降低计算复杂度,提高视频图像的质量,通过对帧间预测模式的运动补偿分析及图像的频谱分析,提出了一种基于帧间预测模式的插值滤波器算法。该算法对每个不同的分块编码模式使用不同阶次的插值滤波器,为每一个分块编码模式选择最优的插值滤波器。实验结果表明,该算法不仅能有效地降低计算复杂度,还能提高信噪比,使图像的质量得到进一步的改善。

一种用于数字音频的插值滤波器设计

设计了一种应用于数字音频的插值滤波器。该滤波器采用多相插值原理,硬件电路包括并行数据输入接口、8倍插值器、16倍采样保持电路,实现对输入音频信号(PCM码)的128倍过采样。滤波器电路由VerilogHDL语言实现,利用SYNOPSYS提供的EDA工具进行仿真、综合,并通过FPGA验证,结果表明该电路能满足性能要求。

全数字接收机中插值滤波器的优化设计

本文讨论了全数字接收机中插值滤波器的优化设计问题。利用插值公式的截断式导出码间串扰量的度量式，研究了其收敛特性。利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。

二维不可分插值滤波器在图像放大中的应用

给出了一种图像尺寸放大的新方法,该方法利用了线性相位二维不可分离的FIR插值滤波器,与最近邻域法、双线性插值法、双三次样条插值法、三次B-样条插值法、子序列fft内插法等相比,该方法可以获得更好的放大结果,实验结果和理论分析也表明了这点。

一种多相插值滤波器的设计与应用

为了满足某高速卫星通信地球站调制解调器对多相插值滤波器的实际应用设计需要,分析了多相插值滤波器的一般设计原理,给出了一种多相插值滤波器的设计方法。采用VHDL语言TOP-DOWN设计方法,用XILINXVIRTEX-xv600系列FPGA进行了实现,对FPGA设计进行了仿真与测试。给出了部分仿真、实际应用测试结果。证明了设计的多相插值滤波器的正确性与可行性。

过取样△∑调制技术（四下）──插值滤波器

过取样△∑调制技术（四下）──插值滤波器东南大学骆立俊，邹家禄一、前言过取样ＤＡＣ系统的框图如图１所示，过取样插值滤波器框图和对应各点的信号与频谱如图２所示。其中输入信号ｘ（ｎ）是高分辨率、频率为ｆ＿ｎ＝２ｆ＿ｂ的数字信号，ｆ＿ｂ为模拟输入信号的最高...

插值滤波器在全数字超声探伤仪中的应用

针对数字超声探伤仪模数变换速率不够高而带来的回波信号失真,介绍了一种频率抽样插值滤波器。在一定条件下经滤波插值,使回波信号最大幅值误差<5％。

基于DSP Builder的插值滤波器的设计及FPGA实现

在数字接收机中,通常需要对采样的数据进行一定倍数的插值。采用Altera公司的DSP Builder设计工具,在MATLAB/Simulink中建立相应的算法模型并仿真。通过引入回路硬件模块,将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿真,最后可以直接生成FPGA的下载文件。该方法简化了设计流程,降低了开发成本和周期,具有广阔的应用前景。

△-∑DAC中插值滤波器的设计以及FPGA实现

该文介绍了一种通用结结、面积优化、用于便携数字音频系统的Delta-Sigma DAC中的插值滤波器。对整个设计进行了系统仿真、Verilog代码实现以及FPGA的验证。插值滤波器的信噪比达到了115dB,满足数字音频的要求,在设计中,对滤波器的系数进行了优化,整个滤波器只使用了67个系数,大大减少了面积。同时其结构具有通用性,可以用于同类型的高精度△-∑D/A转换器。整个设计经过FPGA实现,通过Agilent的逻辑分析仪观测试,其功能和性能达到设计要求。

用于改变图像大小的M带插值滤波器设计

改变图像尺寸是多速率系统的重要应用之一。提出了一种通过采样率转换改变图像尺寸的有效方法,给出了线性相位FIR插值滤波器和线性相位FIR抗混叠滤波器的设计算法。结合实例说明了方法的有效性。