低插入损耗高隔离度SOI射频开关电路的研究

基于0.18μm RF SOI CMOS工艺,提出了一种可广泛应用于无线通信系统中的低插入损耗高隔离度SOI射频开关电路。该电路利用SOI器件的特殊结构(隐埋氧化层BOX,高阻衬底)和特殊SOI器件(FB,BC,BT等),使电路采用的器件较之体硅CMOS器件具有更优的隔离性能,实现了降低插入损耗和增加隔离度的目的。该电路经过模拟仿真,在频率为2.4GHz时,插入损耗和隔离度分别为-1dB和40dB。

一种DC-6GHz的GaAs PHEMT宽带低插入损耗单刀双掷开关

利用稳懋0.5μm GaAs PHEMT工艺设计了一款宽带低插入损耗的单刀双掷(SPDT)开关芯片.该开关在传统串并联结构的基础上,考虑了封装引入的键合线电感效应,并利用键合线电感,优化了开关的射频性能.同时分析了串并联结构开关的功率容量与偏置点的关系,把开关偏置在最佳偏置点,能显著提升功率容量.所设计的开关,在DC-6GHz范围内,插入损耗小于0.55dB,隔离度大于24dB.在(-7.5V/7.5V)控制电压下,输入1dB压缩点大于34dBm,可用于6GHz频率范围内的各种应用.提出的利用键合线提升开关射频性能的思想,可用于指导开关及其封装的设计.

低插入损耗的8 GHz~18 GHz CMOS无源延时线设计

针对采用级联延时结构的高频延时线存在损耗较高的问题,提出了一种采用0.18μm CMOS工艺的宽带延时线集成电路芯片,其性能指标为5 bit延时控制,120 ps最大延时,3.9 ps延时分辨率。该延时电路采用二阶全通网络(all pass networks,APN)作为延时结构,并设计了一种新的群延时交错方法。该方法利用二阶APN群延时频率响应的峰值特性,从单个APN电路中提取更多的群延时,可以用较少的无源二阶APN电路实现更高的群延时,同时又能降低所设计延时线的插入损耗。采用0.18μm CMOS工艺进行了具体实现和性能测试。结果表明,该电路芯片面积为1.2 mm×2.7 mm,与现有集成延时线相比,所提电路的插入损耗更低。在8 GHz~18 GHz的频率范围内,插入损耗为12.6 dB~20.5 dB,均方根延时误差小于3.3 ps。

一种低插入损耗的180 GHz腔体滤波器

基于H形感性窗结构设计了一款低插入损耗的8阶波导腔太赫兹滤波器。经Ansoft HFSS对滤波器进行仿真优化后,滤波器采用传统的数控铣进行实物加工。测试结果表明:滤波器的中心频率位于179.1 GHz,1 dB相对带宽为8.7%。滤波器中心频率处的插入损耗为0.34 dB,回波损耗优于18.9 dB。所设计的太赫兹腔体滤波器具有低插入损耗、高选择性、高带外抑制等优点,可以满足太赫兹通信系统的要求。

低插入损耗多通道介质膜型光波分复用器

介绍了一种采用新型多级均衡方案的介质膜型光波分复用器。该波分复用器具有低插入损耗和插入损耗均匀性好的特性。在与阵列波导光栅(AWG)型器件的竞争中具有更多的优势,从而使介质膜型器件可以成为目前光通信系统中制作密集波分复用(DWDM)器件的主流技术。

基于磁光子晶体的低损耗窄带THz滤波器

本文提出一种采用石榴石型铁氧体磁性材料的太赫兹滤波器,利用波导线缺陷和腔内点缺陷的耦合特性,通过改变腔内介质柱半径及分布,实现对某个波长的耦合,达到了高效率滤波的功能;改变外磁场的大小,影响铁氧体材料的磁导率变化,使谐振频率发生改变,从而对THz波进行滤波.应用平面波展开法(PWM)和时域差分有限法(FDTD)进行仿真分析,研究结果表明,该滤波器其插入损耗为0.0997 d B,3 d B带宽为8.22 GHz,实现了低损耗窄带滤波.

一种DC~10GHz的低附加相移高衰减精度的开关型衰减器

本文设计了一种DC~10GHz的带有低附加相移以及高衰减精度的6位开关型衰减器。分析了三种传统的开关型的T型、简化T型以及∏型衰减器的拓扑结构[1],通过在∏型衰减器的结构中采用电感和电容补偿技术,实现在超宽带范围内的低附加相移[2]。该基于55-nm CMOS工艺的6位衰减器,芯片核心版图面积为0.05mm2,仿真结果表明,该衰减器在DC~10GHz频段范围内的插入损耗为3dB~4.3dB,64态的回波损耗均小于10.6dB,衰减误差的均方根值小于0.18dB,64态的衰减附加相移小于2.5度,衰减器在5GHz时处于参考态下的1dB压缩点对应的输入功率为7.7dBm。

基于X切薄膜铌酸锂的4×4 MMI耦合器的设计和制造

针对多模干涉(MMI)耦合器存在尺寸大、插入损耗高、工艺复杂的问题,在基于X切薄膜铌酸锂(X-cut TFLN)平台上设计了一种基于横电(TE)模式的4×4 MMI耦合器,采用三维时域有限差分(FDTD)方法对MMI区域长度及宽度进行仿真优化,最后根据优化结果并利用电感耦合等离子体(ICP)刻蚀方法在该平台上制造4×4 MMI耦合器。仿真结果表明,优化后的4×4 MMI耦合器总插入损耗为0.36 dB,实际测量插入损耗为0.78 dB。

低插损极窄带声表面波滤波器设计

利用集总参数等效电路模型计算了声表面波双模耦合谐振滤波器的频响．通过改变谐振器各个参量使滤波器指标满足要求．在ＳＴ石英基片上成功研制出中心频率２２８ＭＨｚ，△ｆ－３ｄＢ＝１５０ｋＨｚ，插损为３ｄＢ，阻带抑制小于－５０ｄＢ的铁路专用寻呼机用滤波器。理论计算与实验结果一致。

高抑制或低插损型卫星导航FBAR芯片设计

基于6英寸(1英寸≈2.54 cm)硅基微电子机械系统(MEMS)加工工艺,采用薄膜体声波谐振器(FBAR)的结构,设计并加工了中心频率为1268.52 MHz的两款FBAR滤波器芯片,用于满足北斗卫星导航系统中不同位置的信号处理需求。通过改变电路结构和腔体面积比的方法,两款芯片分别实现了高带外抑制和低插入损耗的功能。其中高带外抑制型滤波器在近端频段可以达到50 dBc以上的带外抑制;低插入损耗型滤波器的最小插损为0.51 dB,1 dB带宽可达37 MHz以上。这两款FBAR芯片指标优异,性能稳定且一致性好,可大规模量产,较好地满足了卫星导航系统对微型滤波器的需求。

一种5～20GHz低插损低相位误差的CMOS衰减器

设计了一种具有低插入损耗、低相位误差的5位CMOS集总式衰减器.该衰减器基于0.18μm CMOS工艺,采用桥T和π形衰减结构,通过NMOS晶体管开关控制5个独立的衰减模块,在5-20GHz的工作频段范围内实现步长1dB、动态范围0-31dB的信号幅度衰减.其中,串联控制开关管采用体端通过电阻与源极相连的结构,在不增加寄生电容的前提下,降低导通电阻;并联控制开关采用体端交流悬浮结构,以提高整体衰减器的线性度.较大衰减量的衰减模块采用电感进行补偿,以减小附加相移.仿真结果显示,该衰减器插入损耗最小为6.1dB,最大为12.6dB,各状态衰减量均方根小于0.5dB,附加相移均方根小于3.4°,中心频率处1dB压缩点为14.13dBm.

一种7~13GHz低插损6位数字衰减器

设计了一种基于0.25μm GaAs p-HEMT工艺的低插损6位数字衰减器。采用Pi型衰减结构与T型衰减结构级联的方式,实现低插入损耗和高衰减精度。采用相移补偿电路减小附加相移,采用幅度补偿电路提高衰减精度。仿真结果表明,在7~13GHz范围内,该数字衰减器的RMS幅度误差小于0.5dB,插入损耗小于5.6dB,10GHz时1dB压缩点的输入功率约为29dBm,附加相移为-7°~+6.5°,输入输出回波损耗小于-11dB。芯片尺寸为2.50mm×0.63mm。

基于超表面的低插损频率选择吸波体的仿真设计

该文提出了一种基于超表面的低吸高透的频率选择吸波体的设计思路,其主要目的是实现双站雷达散射截面缩减,从而增加天线系统的隐身功能。该频率选择吸波体(FSR)结构由上层的电阻层和下层的频率选择层组成,两层中间由11 mm高的塑料隔离柱隔开,两层结构均采用中字型结构进行设计。文中分析了FSR的等效电路吸波原理和透波原理,并通过参数优化查看了不同电阻值时FSR的吸波效果。通过分析不同频率下的电流分布,从物理层面解释了透波功能和吸波功能。仿真结果表明,传输带的-3 dB带宽从9.6 GHz到12 GHz。在通带中心频率10.7 GHz处,其插入损耗为0.15 dB,吸波带宽从3.84 GHz到7.84 GHz,其相对带宽达到69%,实现了吸透一体的功能效果。同时,该FSR具有较小的单元尺寸(0.026λ×0.026λ,λ为吸收带的起始频率对应的波长)。

一种宽通带低插损的吸透一体频率选择表面

提出了一种低端吸收、高端透过型频率选择表面,该结构具有宽通带,低插入损耗,且在大角度和双极化条件下性能具有相对稳定的优点。该结构由无耗带通层和损耗层组成,无耗带通层和损耗层的基本单元分别是耶路撒冷型缝隙单元和十字开缝单元。损耗层是由集总电阻加载于相邻十字开缝单元间实现损耗吸收。进一步,基于等效电路法和全波仿真得出感应电流分布,对结构实现的功能和物理机理进行分析。在法向入射的情况下,1 dB通带带宽约为22.16%,最低插入损耗0.087 dB,10 dB吸收相对带宽约为80%,最大吸收率是93.1%。

基于GaAs pHEMT实现的毫米波宽频带低插损单刀双掷开关

介绍了一种基于滤波器优化方法的双节枝毫米波开关拓扑架构,每个节枝由串联的1/4波长阻抗变换器及并联的开关器件构成,并将整体分布式结构视为一个滤波器问题进行处理,可以有效降低插入损耗.利用该方法采用0.15μm GaAs pHEMT工艺实现了一款应用于毫米波通信频段的单刀双掷(SPDT)开关芯片,整体面积为2.1 mm×1.1 mm.测试结果表明,在23~30 GHz频率范围内,该开关芯片的整体插入损耗小于1.3 dB,隔离度大于23 dB,输入输出回波损耗均大于10 dB.

一种高频超宽带低插损大衰减范围CMOS数字步进衰减器

设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。

一种砷化镓工艺的双向真时延芯片设计

采用0.25μm GaAs pHEMT E/D工艺实现了X/Ku波段的双向真时延芯片的设计。通过在新型长号型延时结构中增加双向选择开关,实现了低插入损耗波动的双向数控可调真时延电路。其延时单元采用四阶和二阶电感耦合全通滤波器实现,单位面积下具有较高的延时量,并通过双向有源开关选择延时路径来控制延时大小。延时芯片的工作带宽为6~18 GHz,可实现3位延时,最小延时步进为15 ps,最大延时范围为106 ps。仿真结果表明,其具有相对较低的插入损耗8.1~15 dB,且损耗随时延的波动小于±2 dB。芯片尺寸为1.91 mm^(2),群时延均方根误差小于10 ps,回波损耗大于15 dB,直流功耗为110 mW,输入1 dB压缩点大于7 dBm。

一种用于S波段倍频注入锁定的三端口波导器件设计

为了提升磁控管微波源的输出频率特性,本文提出一种用于S波段倍频注入锁定的三端口波导器件。该器件可以将4.9 GHz倍频注入信号引入到2.45 GHz大功率微波源,同时又能隔离大功率微波源和注入信号源。该器件由E-T分支、BJ48-BJ22过渡结构和BJ48波导组成。在E-T分支和BJ48波导中分别引入固定金属销钉和调谐螺钉,实现模式抑制和阻抗匹配。测试结果表明:当工作在2.45 GHz时,回波损耗高于19 dB,插入损耗低于0.45 dB,隔离度高于44 dB;在4.9 GHz时,回波损耗高于21 dB,插入损耗低于3.7 dB。实测与仿真结果吻合。该器件具有高隔离度和插入损耗低的优点,可替代传统大功率注入锁频系统中的波导环行器。

DC～40GHz反射型GaAs MMIC SPST开关

介绍了基于GaAs PHEMT工艺设计的一款宽带反射型MMIC SPST开关的相关技术,基于成熟的微波单片集成电路设计平台开展了宽带SPST开关设计。工作频率范围为DC^40 GHz,插入损耗≤0.8 dB,隔离度≥25 dB,驻波比≤1.4∶1。同时,对电路的通孔特性进行了分析,对电路设计流程进行了阐述。要获得期望带宽的开关,如何选择控制器件的通孔连接方式,以及通孔数量对插入损耗等性能的影响。最终,具有小尺寸和优异微波性能的GaAs微波单片集成单刀单掷开关电路成功开发。

空心硅通孔的设计及其传输性能

硅通孔(TSV)能够实现信号的垂直传输,是微系统三维集成中的关键技术,在微波毫米波领域,硅通孔的高频传输特性成为研究的重点。针对微系统三维集成中,无源集成的硅基转接板的空心TSV垂直传输结构低损耗的传输要求,进行硅通孔的互连设计和传输性能分析。采用传输线校准方式,首先在硅基转接板上设计TSV阵列接地的共面波导(CPW)传输线和带TSV过孔的传输结构,并分别进行仿真分析,计算得出带TSV过孔的传输结构的插入损耗;然后通过后道TSV工艺,在硅基转接板上制作传输线和带TSV过孔的传输结构,用矢量网络分析仪法测试传输线和带TSV过孔的传输结构的插入损耗;最后计算得到单个TSV过孔的插入损耗,结果显示在0.1~30 GHz频段内其插入损耗S21≤0.1 dB,实现了基于TSV的低损耗信号传输。