高速PCB插损影响因子研究

随着高速电路的传输速率不断提升,电子产品不断微小化、精密化、高速化,使得电路的集成度越来越高。PCB不仅要完成各种原器件的线路连接,更要考虑高密高速带来的信号完整性问题。高速互连中首要的信号完整性问题是传输线损耗,损耗会引起信号上升沿的退化和幅度的衰减,导致严重的信号失真。通过各种仿真软件虽然能够仿真出各影响因子对损耗的理论影响趋势,但实际生产中往往与仿真结果存在一定偏差。文章仅针对参考层厚度、线宽、线距、PCB排版时图形旋转角度及背钻Stub长度对插入损耗的影响进行实验研究,并得出较为准确的设计区间,为高速信号传输的选材及设计优化提供依据,使实际生产结果与理论模拟更为接近。