1
|
一种基于改进基4 Booth算法和Wallace树结构的乘法器设计 |
吴美琪
赵宏亮
刘兴辉
康大为
李威
|
《电子设计工程》
|
2019 |
4
|
|
2
|
67×67位乘法器的改进四阶Booth算法实现 |
康潇亮
雷绍充
梁峰
|
《电子器件》
CAS
|
2007 |
2
|
|
3
|
一个新的基于radix-8的标量乘算法 |
程一飞
陈文莉
|
《计算机技术与发展》
|
2007 |
0 |
|
4
|
一个新的基于radix-4从左到右编码的标量乘算法 |
程一飞
侯整风
|
《微型电脑应用》
|
2007 |
0 |
|
5
|
32位浮点阵列乘法器的设计及算法比较 |
傅志晖
程东方
梅其元
李娇
薛忠杰
吴鼎祥
|
《微电子学》
CAS
CSCD
北大核心
|
2003 |
10
|
|
6
|
一种高性能、低功耗乘法器的设计 |
郑伟
姚庆栋
张明
刘鹏
李东晓
|
《浙江大学学报(工学版)》
EI
CAS
CSCD
北大核心
|
2004 |
8
|
|
7
|
基于Verilog HDL设计实现的乘法器性能研究 |
赵娟
李振坤
刘怡俊
张希花
刘玉转
|
《微计算机信息》
北大核心
|
2008 |
0 |
|
8
|
基于Verilog HDL语言的硬件乘法器设计 |
刘隽
唐雄民
彭永进
|
《电子元器件应用》
|
2004 |
0 |
|
9
|
16×16快速乘法器的设计与实现 |
李楠
喻明艳
|
《微电子学与计算机》
CSCD
北大核心
|
2008 |
8
|
|
10
|
一种可嵌入MCU的8位高速乘法器的设计 |
朱建卫
居水荣
|
《微电子学》
CAS
CSCD
北大核心
|
2010 |
2
|
|
11
|
一种FFT蝶形处理器中的乘法器实现 |
李彦正
|
《现代电子技术》
|
2007 |
3
|
|
12
|
一种64位浮点乘加器的设计与实现 |
靳战鹏
白永强
沈绪榜
|
《计算机工程与应用》
CSCD
北大核心
|
2006 |
3
|
|
13
|
基于FPGA的单精度浮点数乘法器设计 |
旷捷
毛雪莹
彭俊淇
黄启俊
常胜
|
《电子技术应用》
北大核心
|
2010 |
3
|
|
14
|
一种新型乘法累加器IP设计 |
陈钦树
文爱军
雷海军
|
《湖南工程学院学报(自然科学版)》
|
2004 |
0 |
|
15
|
基于标准单元库扩展的快速乘法器设计 |
曾宪恺
郑丹丹
严晓浪
吕冬明
葛海通
|
《计算机应用研究》
CSCD
北大核心
|
2012 |
5
|
|
16
|
高性能乘加单元设计 |
闵敬国
胡越黎
|
《计算机测量与控制》
CSCD
|
2005 |
0 |
|