基于FPGA的数字下变频资源优化方法

中频模拟信号在数字采集板上做数字下变频处理需要消耗现场可编程门阵列(field programmable gate array,FPGA)的硬件资源,然而FPGA的硬件资源有限,为了留出更多的资源做后续处理问题,讨论在最佳采样率情况下,使用常规混频和三角函数特性2种方法,通过仿真平台对比2种方法的资源使用情况,使用三角函数特性的方法在一定程度上节省了资源开销。

数字下变频DDC的设计与FPGA实现

本文以提高软件无线电中DSP的运算速度为目的,设计了高效的数字下变频系统,在得到有效信息的同时可以节省大量的运算、存储空间。本方案是基于FPGA设计的,详细介绍了数字下变频的各种滤波器的设计,包括CIC滤波器、HB滤波器、FIR滤波器,并编写verilog HDL程序实现各个模块,最后在FPGA中验证了设计的有效性、可行性。

高速采样信号数字下变频研究

对于高速采样信号接收处理,基本结构数字下变频无法满足需求。提出了一种灵活并行度的低复杂度数字下变频结构,给出了16并行度的数字下变频实例,分析了资源消耗情况。通过仿真表明,该并行结构的数字下变频功能正确,同时资源消耗较低,能较好地满足高速采样信号的大吞吐需求。

微型SAR的数字下变频设计

在微型SAR实时成像样机的设计中,对雷达回波在中频进行采样,然后采用数字下变频技术实现正交解调,可以减少系统的复杂性,提高雷达的数字化程度和性能。该文针对微型SAR方案中数字下变频设计中的难点,即采样频率高达2Gsps,带宽900MHz,实时处理的难度很大,根据具体设计参数优化了数字下变频的实现结构,重点比较了并行FIR滤波器和快行FIR滤波器的差别,然后在FPGA中编程实现了数字下变频模块,给出资源占用情况、运行速度和量化噪声影响,最后给出在微型SAR技术项目中的实际应用结果,理想的成像结果表明了该设计的正确性。

并行数字下变频中的NCO实现研究

受数字信号处理器件处理速度的制约,宽带数字中频处理带宽、滤波器性能等重要指标难以提高。硬件实现时FPGA(field programmable gate array)无法提供与采样率相匹配的数据处理速度直接对原始采样数据下变频,将多相结构应用到传统的数字下变频运算中。推导了应用于数字下变频多相结构的多路NCO(numerically controlled oscillator)数字本振信号数学表达式,并讨论了在FPGA中实现多路NCO时相关参数的选取原则。MATLAB仿真结果及硬件平台验证了采用多路NCO本振信号实现数字下变频的正确性。

宽带数字单边带下变频器

数字单边带下变频器是软件无线电中不可缺少的组成部分,也是射电观测中,数据采集设备的重要组成部分,由于该模块紧接高速A/D采样器之后,所以对其运算处理能力有很高的要求.本文提出了实现宽带数字单边带下变频器的一种可行方案———并行处理,可以从根本上解决数字信号处理的瓶颈效应.

宽带雷达接收机数字下变频技术研究

数字下变频(D igital Down Conversion,DDC)是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求。针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统。

宽带数字下变频的高效实现方法研究

针对软件无线电接收机中数字下变频的特点,提出了一种合理的基于FPGA实现宽带数字下变频的方案,即分级实现以降低抗混叠滤波器的阶数;并且每级采用不同算法实现滤波抽取以占用不同资源,从而实现FPGA总体资源的合理、高效利用。另外,论述了一种适合FIR抽取滤波器的算法——时钟选择运算法,并通过Altera公司的EP2S60F484C4对该算法进行了测试,验证了它的高效性。

数字下变频器的原理与实现方法

阐述了数字下变频器(Digital Down Conversion,DDC)的原理.DDC主要由数字控制振荡器、混频器、低通滤波器等部分组成,DDC是将中频信号与数字控制振荡器产生的载波信号进行混频,再经过低通滤波器得到基带信号,实现了下变频功能.分别介绍了用查表法、坐标旋转数值计算机算法和MVR CORDIC)算法3种方法实现DDC的过程.基于这3种方法设计的DDC应用广泛,同时也适合用于FPGA器件实现.

基于正交混频的数字下变频技术研究

数字下变频(DDC)是软件无线电的关键技术之一,可以将宽带大数据流信号变成窄带低数据流信号,以便后端DSP实时处理;讨论了基于正交混频的数字下变频实现技术,并将它与直接抽取的数字下变频进行对比,显示出其优势,详细给出了数字振荡控制器(NCO)、信号频谱搬移、抽取前的抗混叠滤波器及整数倍抽取的设计方法;通过对一中频信号进行基于正交混频的数字下变频的仿真试验,结果正确解调出了原始信号;表明这种技术简单可行,有较高的实用价值。

一种改进的宽带数字下变频高效结构

该文首先分析了宽带数字下变频现有的高效结构能够实现高效性的根本原因及其存在的问题,接着通过公式推导求出新的实现方法:先抽取后滤波再用Goertzel滤波器实现混频过程直接获得同步调谐。通过与宽带数字下变频的一般结构和现有高效结构的比较,给出新结构的性能:对混频序列频点位置无任何限制、计算高效性、硬件复杂度适中。计算机仿真验证了新结构的有效性。

软件数字下变频的实现与算法分析

数字下变频 (DDC)技术将宽带大数据流信号变成窄带低数据流信号 ,以便DSP实时处理。本文在分析数字下变频的基本模型基础上 ,提出了软件数字下变频的一种实现方案 ,给出了相应的算法和算法分析 ,以及在数字接收机中的应用。软件数字下变频比常规DDC专用芯片有更大的灵活性、适应性和更高的处理中频。

基于PCI总线的数字下变频模块设计

提出了一种基于 PCI总线的数字下变频模块设计方案 ,它与商业化的 DSP处理板相结合 ,可以构成一个完整的多制式数字接收机。文中首先介绍它的总体结构 ,并分析了其中主要功能模块的工作原理 ,最后着重阐述全局控制器的设计与主控程序的工作流程。

数字下变频实现技术研究

目前的无线电正朝着软件无线电方向发展,因此如何用实现高速射频采样数据下变频到低速基带就成了一个关键问题。本文在简要介绍软件无线电的基础上,提出了利用多速率信号处理和高效数字抽取滤波器的几种实现方法。

基于高效抽取滤波器的数字下变频设计

对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.

数字下变频的FPGA实现

研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。并提出了用最新的Systemgenerator软件实现FPGA的设计、仿真方案,缩短了开发周期,简化了设计流程,增加了系统的集成度和稳定性,降低了开发成本。对于混频器、级联积分梳状滤波器和数字下变频器都给出了仿真波形。

基于并行NCO的宽带数字下变频器

为了解决当前数字下变频器对硬件处理速度要求过高的问题,设计了一种基于并行NCO的宽带数字下变频器,将并行处理与多相滤波相结合,可以大大降低对处理速度的要求,有效解决数字信号处理的瓶颈问题。仿真结果表明,该宽带数字下变频器成功实现了对数字中频信号的下变频、滤波抽取等功能,输出结果正确,可实现宽带接收处理。

可变带宽数字下变频的设计与FPGA实现

分析了数字下变频的结构和原理,提出了一种适用于多种带宽信号的数字下变频方案,并对其中的混频模块和抽取滤波模块进行了详细设计和介绍,最后结合Matlab和FPGA开发平台,分别对不同带宽信号的下变频功能进行了仿真和验证,结果表明方案是可行的。

数字下变频的FPGA实现

介绍在FPGA器件上如何实现单通道数字下变频(DDC)系统。利用编写VHDL程序和调用部分IP核相结合的方法研究了数字下变频的FPGA实现方法,并且完成了其主要模块的仿真和调试,并进行初步系统级验证。

宽带数字下变频器的高效实现结构

数字下变频器是宽带数字接收机的关键组成部分,由于其混频和滤波的速率很高,因而很难基于经典的结构实现。为了有效降低数字下变频器中的乘法速率,在多相滤波的基础上,提出了3种宽带数字下变频器结构,分别是混频器后置结构、最小公倍数结构和二次变频结构。详细分析了它们的设计原理和关键参数的选取方法。当抽取率为D时,将混频和滤波的乘法速率降为采样率的1/D。设计实例和仿真结果证明这3种结构是有效的。采用FPGA分别实现了3种宽带数字下变频器,评估了其硬件资源消耗情况,二次变频结构具有最高的实现效率。