4GS/s-12bit ADC内置数字下变频器(DDC)的ASIC实现

本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bit ADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和一个全半带滤波器(HB-FIR)级联结构的抽取滤波器组组成.优化半带滤波器系数和各级数据精度,提出多种改进结构优化设计,有效减少硬件开销.基于40nm CMOS工艺,完成数字下变频器的前端设计和后端实现,并进行了流片.仿真结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,抽取因子为4模式下,最大无衰减通带带宽可达420MHz,版图面积1550*650μm2,0.9V工作电压,功耗为180.69mW.验证了该设计方法适合于高速高精度数字信号的2n下变频.

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法.同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源.实验结果表明了该方法的灵活性和有效性.

宽带数字下变频器的一种新的实现结构

在软件无线电系统中,由于A/D输出数据流的采样率很高以及信道选择滤波器过渡带宽要求很窄等原因,数字下变频器(DDC)的运算复杂度很高。该文将基于频率响应屏蔽(FRM)方法的FIR滤波器引入到数字下变频器设计中,并详细地研究了此类数字下变频器的高效实现结构和算法复杂度。理论分析与仿真结果表明文中给出的DDC实现结构的计算效率很高。

空间矢量法 SPWM 全数字化变频器的研制

提供了一种基于空间矢量法ＳＰＷＭ的全数字化变频器，给出了空间矢量ＰＷＭ生成算法及控制原理，控制电路采用双ＣＰＵ、双口ＲＡＭ结构。经在１５ｋＷ鼠笼电机上实验，结果令人满意。

数字下变频器的原理与实现方法

阐述了数字下变频器(Digital Down Conversion,DDC)的原理.DDC主要由数字控制振荡器、混频器、低通滤波器等部分组成,DDC是将中频信号与数字控制振荡器产生的载波信号进行混频,再经过低通滤波器得到基带信号,实现了下变频功能.分别介绍了用查表法、坐标旋转数值计算机算法和MVR CORDIC)算法3种方法实现DDC的过程.基于这3种方法设计的DDC应用广泛,同时也适合用于FPGA器件实现.

数字正交上变频器AD9856的原理及其应用

介绍了数字正交上变频器AD9856的工作原理及使用方法,并给出了其在数字音频广播(DAB)发射系统中的具体应用.

数字式交-交变频器的仿真模型与分析

介绍了交 交变频器的工作原理 ,并推导出其数字触发脉冲算法。采用MATLAB软件建立了数字式交 交变频器的仿真模型 ,通过对仿真结果的频谱分析 ,得出了一些有意义的结论。

数字式高频高精度SPWM变频器研究

提出一种基于 Ｅ Ｐ Ｒ Ｏ Ｍ 存储方式和８ 位单片机控制的新型 Ｓ Ｐ Ｗ Ｍ 变频器，介绍其运行原理、系统构成、工作特点和实验研究。该变频器采用全数字控制，结构简单、控制灵活，可满足高载频、高精度波形的要求。

一种数字中频上变频器的设计与实现

基于家庭网络核心SOC平台,文章设计并实现了一种专用的数字中频上变频器;在系统级,利用系统建模工具MATLAB,完成了数字上变频器的行为建模及其功能划分;在电路级,完成了数字上变频器中主要功能模块的VLSI实现及其功能仿真。最后,搭建了基于XILINXVIRTEXIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,验证了数字中频上变频器的功能,实现了家庭网络的无线通信协议。

数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频/射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T/R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计(NCO/CIC滤波器/HB滤波器/FIR滤波器),给出了基于VerilogHDL语言设计的综合与仿真结果,以及基于SMIC 0.18μm库的综合结果。

新型全数字化PWM通用变频器

提出了面积等效谐波注入算法，同时提出了基于该算法的输出电压自动调整实现方法。在此基础上，研制出了电压利用率高、输出谐波小、控制方法简单的全数字化电压型ＰＷＭ 通用变频器。实验和工业现场运行结果表明，该变频器性能良好。

新型数字下变频器的设计

提出了一种基于新型低比特位高阶Σ-Δ调制器用于数字下变频器(DDC)设计的新思路.该Σ-Δ调制器输出的比特位数比传统调制器要少得多,可以用它将高比特信号表示为低比特信号流,从而可在DDC的IF滤波器中用查表法替代乘法器,使得DDC的硬件实现更为简单,并且进一步提高了系统的工作频率.对DDC进行的仿真实验结果证明,这种DDC具有较高的工作频宽和抽取数等优良性能.

基于全流程并行加速的改进数字下变频器设计

针对宽带通信雷达探测系统中高速率数据处理难度较大的问题,设计了一种全流程并行化处理的高速率数字下变频器,混频模块采用并行化的流水线坐标旋转数字计算机(CORDIC)对来自A/D的高速采样数据进行分组处理,以降低单个通道的数据率;抽取滤波模块采用多相滤波器进一步将高阶卷积网络进行并行化分解,减少不必要的乘累加运算。实验结果表明:最大处理速率由原先的131 MHz提高到了255 MHz,改进设计利用现有硬件条件大幅度提高了处理速度,减少了通带内信号的衰减。

家庭网络中数字下变频器的设计与实现(英文)

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于XilinxVirtexIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。

数字下变频器HSP50216原理及测试模式的使用

通过对数字下变频器HSP50216内部结构、工作原理及性能特点的介绍,给出了其在下变频处理中的应用。另外,该芯片配有一个测试模式,它通常用来进行芯片检测。给出了利用测试模式来使HSP50216完成数字化激励器中基带处理功能的另外一种应用。实践证明这种方法是可行的,提高了对测试模式使用的灵活性,并以此扩展了HSP50216的功能,满足更多情况的需要。

扩频通信系统中数字下变频器的设计

在扩频通信系统的实现中,数字下变频起着重要的作用。首先介绍了数字下变频的组成结构,然后详细分析了数字下变频各功能模块的工作原理,通过Simulink对数字下变频各部分的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了数字下变频的性能。

数字下变频器HSP50216的原理和使用

本文对Intersil公司生产的数字下变频器HSP50216作了总体的介绍,重点讨论该芯片的内部结构、工作原理及性能特点。HSP50216的使用十分灵活,本文在给出其在下变频处理中的应用之外,还给出了其在数字化激励器中进行基带处理的另外一种应用。

基于MATLAB的数字上变频器优化设计与仿真

充分利用性能日益完善的FPGA技术,应用软件无线电思想对数字上变频器进行系统构建,使用MATLAB软件对其中关键的平方根升余弦成形滤波器(RCF)、带外抑制FIR滤波器、半带滤波器(HB)、CIC滤波器进行设计和仿真,重点研究如何实现最优数字信道。

基于专用数字上变频器的中频调制器

现代通信系统大部分采用数字中频调制技术产生所需要的调制信号,通过数字技术可以减小系统的体积、重量、功耗。其中在复杂的数字中频信号处理系统中,数字上变频器是产生调制信号的一个重要环节。通过对数字中频上变频基本原理和技术特点的研究,采用ADI公司AD9957数字上变频器实现了常见的几种码速率较高的调制波形。

L-DACS1系统数字变频器的FPGA设计与实现

L波段数字航空通信系统(L-DACS1)是一种基于正交频分复用(OFDM)技术的多载波传输方案。该系统具有频谱利用率高、抗多径干扰能力强等优点,适用于信号传输信道更复杂的民用航空地-空通信,并作为未来数字航空通信系统的候选系统之一。研究了L-DACS1系统数字变频器的设计方案,并基于现场可编程门阵列(FPGA)在Apex-CPCI-5610通信开发板上实现了这种方案。测试结果表明,该方案能够正确地实现数字上/下变频,能够满足L-DACS1系统设计要求。