基于FPGA的回波模拟器设计与实现

回波模拟器主要完成对雷达引信机射频信号的延迟和衰减,并传输至接收端。传统的模拟延时和模拟衰减通常采用多路开关控制延迟线的方法实现,由于模拟电路存在温度漂移、器件老化影响、抗干扰性能差等缺点,从而使得输入信号质量下降,线路越长,噪声的积累也就越多。以现场可编程门阵列Vertex-5系列的FPGA为核心,研究了数字化回波模拟器总体设计方案,综合利用了模数转换、数字下变频DDC、数字延迟衰减等技术,实现了雷达引信机射频信号的延迟衰减精确可调,完成了频率、功率信号的实时测量,简化了回波模拟器硬件结构,提高了系统集成度和可靠性。