5位1.5GHz采样频率的Flash ADC的设计及数字后台校正实现

基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.

基于Volterra核的ADC非线性校正实现

为了消除非线性误差对模数转换器(ADC)的性能影响,同时提高ADC的精度,采用基于Volterra核的数字后台校正平台,实现了对ADC非线性的校正。完成了Volterra级数高阶核的快速分离与求解,并根据各阶核创建3阶反模型,最终搭建了数字后台校正平台。为了验证后台校正平台的普适性,针对所设计的Flash ADC和流水线ADC的版图后仿真结果进行校正。实验结果表明,2次和3次谐波均得到了较好的抑制,SNDR和SFDR均有不同程度的提高,达到了提高精度的目的。