基于改进M序列的数字噪声源设计及其FPGA实现

常规模拟方法产生的噪声功率谱不平坦且很难控制。为产生高随机、高速度数字噪声,利用多位M序列的长周期伪随机性,截取高位M序列的部分位求和来产生新的M序列,证明其具有高位M序列的性质,并将其用于数字噪声源的设计应用。运用qurtusⅡ软件进行硬件编程仿真,并用matlab对仿真结果进行功率谱分析,证明新方法产生的随机噪声具有高随机、高速度的良好性能,且方法简单实用,具有一定应用价值。

元胞自动机数字噪声发生器性质与实现研究

提出并研究了一种新型硬件数字噪声源——元胞自动机数字噪声发生器。在介绍元胞自动机随机数产生方法的基础上,着重在产生噪声的随机性方面将其和同余法(LCG)对比,对产生的序列做了均匀分布的统计检验以及包含比特相关和实数序列相关的相关性分析;在硬件实现方面,将其和线性移位寄存器(LFSR)方法做了对比,并探讨了其硬件实现中的具体问题。结果表明,该方法实现比LFSR方法还简单,产生噪声的随机性比LCG方法更高或相当,不失为数字噪声源设计的优选方案。

一种宽带数字噪声产生系统的实现

采用常规VCO产生调频射频噪声,尽管具有射频带宽宽、设备简单的优点,但存在瞄准精度低、带内平坦度 差的缺点,而采用数字式噪声的方案则具有瞄准精度高、带内平坦度好、统计特性好的特点。文中介绍了一种基于数字技 术的噪声产生系统,能够产生宽带干扰噪声、梳状波干扰噪声和频率凹波干扰噪声三种噪声形式。

基于DDS技术的数字噪声源设计

结合ADI公司生产的DDS器件AD9854的结构原理和功能特点,设计了利用单片机AT89C51控制AD9854实现全数字噪声源的方案。以DDS技术为基础,灵活地运用了伪随机序列对AD9854相关控制字的控制,达到全数字化要求。该数字噪声源具有干扰信号形式灵活多变、噪声分布特性可变换、输出干扰功率可调节且调试简单易行的特点。

数字噪声产生的方法

数字噪声可用于通讯中的安全可靠性分析，或灵巧噪声干扰源的生成。算法上，先用混合同余法（看下式（1））产生（0，1）区间的均匀分布随机数（式中mod为求模运算）。以式（1）产生的均匀随机序列‰为基础，依次每相邻12（至少多余12）个数值之和产生一个高斯随机数序列。

CMOS图像传感器中数字噪声抑制技术研究

设计了一种可以降低CMOS图像传感器(CIS)中数字噪声对模拟信号影响的时序。在时序控制电路中加入了门控时钟,使数字电路各模块可分时工作,在模拟电路采样阶段保持静止以抑制噪声。理论分析和测试结果表明,采样阶段噪声减小70%,其他时间噪声减小20%。

数字化噪声的频谱分析

给出两种数字射频噪声的产生方法，即多频选择方式和ＰＳＫ调制方式。分析用这些方法产生的射频噪声的频谱特性，并指出这些方法的应用场合。

基于离散Hopfield神经网络的噪声数字识别

在Hebb学习规则的基础上,运用离散Hopfield神经网络的联想记忆能力,对含有噪声而产生畸变的0～9数字进行了识别。通过改进神经网络的记忆样本,即先对记忆样本做正交化处理,再对改进后的记忆样本进行学习,得到相应的权值矩阵,然后利用改进后的离散Hopfield神经网络根据待识别噪声数字的信息联想已记忆的数字。实验结果表明,改进后的神经网络对噪声数字有较好的识别效果,提高了记忆能力和识别的正确率。

方差可调的数字式白噪声发生器的FPGA实现

对伪随机序列统计特性进行了分析,介绍了根据信噪比要求产生出方差可调的数字白噪声信号的依据和方法,并用插值法简化了运算过程,最后还介绍了用FPGA实现该发生器的简单过程和实例。

压制干扰噪声质量数字测定方法研究

为了检验压制噪声干扰机的性能,研究了基于实际噪声样本数据的噪声质量测定方法。通过跟踪噪声干扰技术的最新进展,深入分析Turner、Daly和Taylor提出的三种噪声质量度量方法的基本原理及各自存在的局限性,提出一种改进的噪声质量数字测定方法。该方法继承了Turner噪声质量在时域度量噪声概率密度函数高斯性科学有效的特点,加入一种新的频域噪声功率谱密度均匀性度量的罚函数,解决了Daly频域罚函数低精确性和Taylor频域罚函数的不合理性。仿真结果表明,新提出的噪声质量数字测定方法能够有效克服目前其他几种方法的缺陷,有效地测定包括数字灵巧噪声在内的各种压制干扰噪声的质量系数。

成人听力障碍筛查量表和噪声下数字言语测试在听力损失患者中的应用

目的研究成人听力障碍筛查量表(hearing handicap inventory for adult-screening,HHIA-S)、噪声下数字言语测试(digits in noise,DIN)与听力损失的相关性,分析HHIA-S与DIN在听力损失诊断中的灵敏度和特异度。方法本研究招募听力正常者29名、感音神经性听力损失患者38例,按双耳纯音听阈平均值PTA_(0.5~4 kHz)分为轻度组19例,中度组10例,重度组9例,依次完成纯音听阈测试、声导抗测试、听力损失自我报告、HHIA-S量表以及DIN测试。采用线性相关分析HHIA-S得分、DIN阈值与纯音听阈平均值的相关性,采用受试者工作特性曲线(receiver operating characteristic,ROC)及曲线下面积(area under the curve,AUC)确定DIN在最佳诊断截点下的灵敏度和特异度。结果①本组受试者HHIA-S得分、DIN阈值与纯音平均听阈PTA_(0.5~4 kHz)之间均呈显著相关性(P<0.01);②将HHIA-S得分>8分定义为存在听力障碍,结果显示HHIA-S量表发现听力损失的灵敏度为0.684,特异度为0.967;③DIN的最佳诊断截点(cut-off)为-16.1 dB,判断听力损失的灵敏度为0.894,特异度为1,均高于HHIA-S量表及听力损失自我报告。结论DIN作为一种快速、有效且经济、便捷的听力筛查手段,其灵敏度和特异度均高于成人听力障碍筛查量表及听力损失自我报告。

数字化水噪声测试和分析技术

为适应当前科学技术的发展 ,取代笨重分析仪表 ,向精良简便数字化方向扩展 ,利用C语言进行编程 ,达到对水噪声测试和分析的目的。

基于DSP的自适应数字抗噪声模块

本文介绍了一种基于专用DSP芯片,采用独特的软件抗噪声算法的数字抗噪声模块,实现了在120分贝噪声环境中话音的清晰度不小于98。此模块已成功应用于我国机载通信设备中。

JK-DP50型数字降噪声处理器的工作原理及其应用

本文介绍了JK-DP50型数字降噪声处理器利用自适应噪声对消技术的工作原理和在抗干扰产品中的应用。主要阐述对数字信号处理芯片的选择和所采用的独特降噪软件。

一种基于FPGA浮点运算的噪声调频干扰产生方法

由于噪声调频信号产生的原理是基于浮点运算,传统FPGA单一的定点实现方法已不适用,而DSP平台只能实现准实时,为了兼顾两种平台信号实时性和高精度的优点,本文提出了一种在FPGA平台上采用单精度浮点运算的数字噪声调频信号产生方法,通过对频率控制字与调频斜率的调节来控制载频和带宽。仿真结果验证了其正确性和实用性,可产生中心频率可调且带宽150MHz以内的噪声调频信号,具有较好的工程实用价值。

基于人工神经网络的数字字符识别

提出一种用神经网络来识别含有噪声的数字字符的方法。神经网络采用带有动量项和自适应学习率的反向传播算法(BP)进行训练。样本由理想信号和带有噪声的信号组成。通过比较测试结果得出对同一网络既使用理想信号又使用带有噪声的信号对网络进行训练可使系统具有更强的容错性。最后给出的实验结果证明了该方法的有效性。

一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列(FP-GA)和高速模数转换器(DAC)为平台设计核心,采用了DAC与FPGA高速接口设计、并行编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带数字高斯白噪声生成等技术的研究与工程实践。

查找无线嵌入式系统中的噪声来源

在把无线电芯片或模块集成到典型的嵌入式系统中时,设计人员必须面临的一项常见任务是追踪和消除噪声和杂散信号.潜在的噪声来源包括：开关电源、来自系统其他部分的数字噪声、以及外部噪声来源.在考虑噪声时,还应考虑无线电产生的任何可能的干扰,这是避免干扰其他无线电及满足法规要求的一项重要考虑因素.在本应用指南中,我们将介绍使用MDO4000系列混合域示波器系列查找噪声来源的技术和技巧.

查找无线嵌入式系统中的噪声来源

在把无线电芯片或模块集成到典型的嵌入式系统中时,设计人员必须面临的一项常见任务是追踪和消除噪声和杂散信号。潜在的噪声来源包括：开关电源、来自系统其它部分的数字噪声、以及外部噪声来源。

在计算机控制系统中量化噪声对控制器的影响

介绍了在计算机控制系统中量化噪声产生的原因以及数字控制器对量化噪声的响应，重点分析了在控制程序实现方式中采用不同的程序设计方法对控制器精度的影响．