数字化核脉冲定时方法研究

定时电路是核电子学中检出时间信息的模拟电路的基本单元,包括前沿定时、过零定时、恒比定时及幅度和上升时间补偿定时;与模拟定时电路相比,数字定时电路拥有许多优点:一是输入信号的前端数字化,大幅简化了模拟电路;二是数字信号的处理分析,根据测试的目的从采样信号中提取所需要的信息(幅度、时间)。论文以MATLAB为工具,探讨数字化恒比定时和一种改进型前沿定时。

基于高速电流脉冲前放的数字式电荷积分型能谱仪系统设计

基于电流脉冲前放的数字式电荷积分能谱仪可以对29 Mcps的信号发生器测试信号输入保证99.98%的脉冲通过率.该文设计的数字式电荷积分能谱仪系统连接NaI(Tl)探测器对Cs-137放射源测量,统计其通过率为82.3kcps,662keV射线能量分辨率为7.53%,系统死时间为2.26%.相同条件下,传统数字化能谱仪系统的能量分辨率为7.53%,系统死时间为24.5%.通过实验可知,该文设计的DQDC数字化能谱仪系统相比于传统数字化能谱仪具有更高的脉冲通过率,能量分辨率大致相当.

基于FPGA＋DSP的核信号数字时间谱仪设计

针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和基线恢复,利用DSP实时信号重构和函数定时,通过USB2.0接口与上位机通信。该系统的主要特点是具有模数电路的高度集成、数字信号的实时运算,接近模拟定时的精度。

基于 DSP builder 与 FPGA 的数字脉冲处理算法研究

研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。