无数字时延滤波器的宽带大规模阵列雷达去斜算法

在宽带雷达接收机中,为了降低宽带信号采样对模数转换单元性能的要求,需对接收的宽带信号进行去斜处理。传统去斜处理算法需使用数字时延滤波器,具有设计复杂、成本高的缺点,因此不适合大规模阵列应用。为了解决此问题,提出一种无数字时延滤波器的去斜处理算法,通过频率和相位补偿,使各通道数据达到一致,从而省去数字时延滤波器,简化了系统的设计复杂度。结合子阵划分技术,减少处理通道数量,降低系统硬件成本与数据处理难度。同时,还分析了所提算法中回波时延估计误差的边界条件。仿真结果表明,相比传统算法,该算法输出信噪比更高,且对回波时延估计误差的敏感度更低。

弱电网下考虑数字控制延时的LCL并网逆变器改进WAC控制策略

传统加权平均电流(WAC)控制方法因控制延时产生反向谐振峰而失去环路降阶特性,导致系统在弱电网下具有极大的失稳风险。文中首先分析了控制延时与弱电网共同影响下,传统WAC失去降阶特性导致系统失稳的问题,不再从环路降阶的角度而是在等效阻抗模型的基础上对系统输出阻抗进行失稳分析;然后在电压比例前馈的基础上,从增强谐波抗扰能力及稳定性入手,提出基于多二阶滤波器的电压前馈控制策略,对系统输出阻抗进行重塑,进而提升等效输出阻抗在中低频段的相位裕度,增强系统对电网阻抗宽范围变化的适应性。仿真及实验结果表明,该策略对弱电网阻抗宽范围变化具有较强的适应性,能够输出优良品质的入网电流。

计及数字控制延时影响的含PMSG电力系统的宽频振荡z域阻抗判据研究

随着大量数字控制被应用于永磁直驱风电机组,受数字控制延时影响,含永磁直驱风电机组电力系统的宽频振荡问题日益突出。为了深入分析宽频振荡失稳机理以及快速准确地评估系统稳定性,提出了一种新的阻抗建模方法和稳定性判据。首先,基于精确离散化方法将含有延时环节的永磁直驱风电机组以及受端交流电网中的系统元件分别建模成锁相环坐标系下的z域阻抗模型。根据电路原理,将所有系统元件聚合成z域聚合阻抗模型,以此作为后续理论发展的模型基础。然后,基于盖尔圆定理,提出广义禁区判据来分析系统稳定性。最后,在Matlab/Simulink中搭建含永磁直驱风电机组的改进IEEE 3机9节点模型验证所提方法的有效性。

基于数字控制延时的LCL型并网逆变器强鲁棒性加权平均电流控制策略

加权平均电流(WAC)控制因其对LCL型并网逆变器固有的降阶特性而备受关注,通过对逆变器控制系统的环路增益进行零极点对消,达到将三阶系统降为一阶系统的目的。但是,传统WAC控制未充分考虑数字控制延时对系统造成的影响,数字控制延时的存在导致系统无法进行理想降阶,并网逆变器对弱电网的鲁棒性较差。鉴于此,提出了一种基于数字控制延时的LCL型并网逆变器强鲁棒性WAC控制策略,在耦合点电压前馈通道引入一阶高通滤波器,进而对系统反向谐振峰进行完全补偿,以提高并网逆变器对弱电网的适应性。最后,通过仿真分析验证了所提控制策略的有效性。

HX_(D)1D型机车主断路器数字延时控制边界研究

为提升HX_(D)1D型机车主断路器的运用可靠性,文章基于数字延时控制电路的结构与原理,在主断路器合闸前、合闸过程中和合闸后三种情况下,对电压上升沿时间过长或负脉冲干扰等特殊工况下的数字延时模块的控制边界开展试验研究,并针对主断路器无法合闸的情况提出了相应建议。

一种宽带单元数字化有源相控阵发射多波束时延设计

通过侦干探通多功能一体化物理集成，实现任务可定制，提升作战应用灵活性，是未来电子装备发展的必要趋势之一。针对多功能一体化应用的宽带单元数字化有源相控阵雷达发射多波束时存在的孔径渡越问题，利用基于正交投影的多波束形成算法，联合整数和分数阶时延相结合的数字时延方法完成上行链路设计。通过计算机仿真，对发射多波束的方向图性能、波束间隔离度、增益损失、波束副瓣性能进行考察，验证了设计的有效性。

LCL型并网逆变器数字单环控制延时影响与稳定域分析设计

数字控制可靠性高、控制灵活,但存在数字延时,改变了系统稳定性。在考虑计算、采样等数字延时情况下,采用直接数字法,建立LCL型并网逆变器离散精确数学模型,在连续域和离散域下,对网侧电流单环控制稳定性进行对比分析,说明数字延时改变对系统稳定性的影响,基于此在网侧电流单环反馈控制中设置数字延时为滞后一拍,主要分析滞后一拍情况下采样频率和谐振频率之比对稳定性的影响,得出其稳定的范围,同时对控制器参数进行了设计。仿真和实验证明了所提方法的正确性和有效性。

全数字延时锁定环的研究进展

全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相对于全模拟和混合信号延时锁定环具有的优点.其次详细阐述了全数字延时锁定环的发展过程、研究现状和存在的问题,尤其在指出传统逐次逼近寄存器延时锁定环存在谐波锁定、锁定时间没有达到理论值和死锁三个问题的基础上,对各种改进型逐次逼近寄存器延时锁定环的性能进行了对比分析.最后对全数字延时锁定环的未来发展趋势进行了展望.

基于FPGA的全数字延时锁相环的设计

针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可移植性强,适用于多种应用领域如微处理器。

一种Farrow结构数字延时滤波器的设计

普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。

大口径宽带数字延时相控阵天线

不同于窄带相控阵天线,空间色散和时间色散是大口径宽带相控阵天线需要解决的2个主要问题。文章采用了子阵加数字延时滤波器的整体结构设计,把大口径阵列划分为很多个较小口径的子阵,并采用传统窄带相控阵天线加权方法,完成子阵的波束合成;子阵间的波束合成,则采用数字延时滤波器实现。在介绍了子阵划分方式的基础上,对延时滤波器的时域设计方法进行了阐述和分析。通过延时滤波器仿真,证明了滤波器设计方法的正确性;通过系统方向图仿真,证明了子阵加数字延时滤波器的设计方法,克服了空间色散和时间色散问题。

LCL型有源滤波器采样延时补偿策略及阻抗分析

有源电力滤波器(APF)是消除电网谐波质量问题的主要途径之一,而LCL是目前APF连接电网的常用滤波器。为抑制LCL滤波器所引发的谐振问题,基于电容电流反馈的有源阻尼是常用的手段。有源阻尼可有效抑制LCL滤波器引起的谐振,在模拟控制下可等效为并联在滤波电容上的电阻。但因电容电流采样滞后,将使该虚拟电阻阻值为负,呈现负阻尼特性,反而影响系统稳定性。为此,从预测占空比的角度对该问题进行了研究,分别提出了三种针对电容电流采样滞后补偿方法。针对每一种方法计算系统传递函数,并就其对应的虚拟阻抗进行分析。从结果可以看出第二种补偿方法效果最好。最后,以三相LCL型有源电力滤波器为例,通过仿真和实验验证此控制器的可行性。

基于阻抗的数字延时对单电流环控制型并网逆变器稳定性影响的分析

发现并解释了一种在逆变器输出阻抗高频处因数字控制延时而产生的"阻抗谷"的现象。在此阻抗谷处,逆变器输出阻抗的幅值急剧下降,而相位明显上升。通过波特图和复频域表征这两种方式,详细分析了电流环动态及数字控制延时对单电流环控制型逆变器的dq坐标系输出阻抗的影响,通过研究逆变器的输出阻抗模型,获得了阻抗谷的来源及其与电流环动态和延时大小之间的关系。同时,通过d-d通道阻抗匹配和广义奈奎斯特判据GNC(generalized Nyquist criterion),研究了阻抗谷对并网逆变器稳定性的影响。通过分析发现,电流环的动态和延时大小的改变均会导致d-d通道输出阻抗的幅度和相位发生剧烈变化,从而导致并网系统发生振荡。最后,实验结果验证了分析的正确性。

单相并网模型电流控制及数字延时影响研究

并网逆变器作为电能变换的重要一环,其控制算法显得尤为重要。针对单相L型并网逆变器将模型电流控制应用其中,得到了一种参数易于整定的逆变并网控制算法且适用性强。为满足工程实践要求,分析了数字控制延时对系统稳定性的影响,并给出了控制参数修正方法;同时在计算并网逆变器给定输出电压时,对于数字控制延时的影响给出了电网电压反馈值合适的相位补偿。最后通过仿真与实验验证了模型电流控制的适用性及补偿数字控制延时影响的有效性。

一种适用于三维芯片间时钟同步的全数字延时锁定环设计

本文提出了一种适用于三维集成电路芯片间时钟同步的全数字延时锁定环设计.在给定的三维集成电路中,该全数字延时锁定环采用可变逐次逼近寄存器控制器设计来缩短锁定时间,以消除谐波锁定问题并拓宽工作频率范围,实现硅过孔引起的延时偏差可容忍和垂直堆叠芯片间时钟信号同步.整个设计采用TSMC 65nm CMOS低功耗工艺实现.仿真结果显示在工艺角最坏情况下最高工作频率是833MHz(SS,125℃,1.08V),在工艺角最好情况下最低工作频率是167MHz(FF,-40℃,1.32V),整个工作频率范围内最长锁定时间固定为103个输入时钟周期,在典型工艺角下功耗为0.8mW@833 MHz(TT,25℃,1.2V).版图有效核心面积为0.018mm2.

大孔径宽带数字阵列时域波束形成方法

对线性调频信号进行拉伸处理已成功应用于宽带数字阵列雷达接收波束形成,但在大阵列孔径条件下,实现任意宽带雷达信号的收发数字波束形成目前仍是难点。文中根据宽带数字阵列雷达的特点和当今数字信号处理器件的发展,通过分析阵列处理误差,综合考虑工程实现复杂度和方法性能,给出了两种基于数字移相与数字延时的时域宽带数字波束形成方法。上述两种方法具有较好的工程可行性,且能够有效克服孔径效应实现任意宽带脉冲信号的收发数字波束形成。通过计算机仿真验证了方法的有效性,并讨论了对方法性能有重要影响的一些因素。

DDR SDRAM控制器中全数字延时锁定环的设计实现

介绍了一款可应用于DDR SDRAM控制器的基于标准单元的全数字延时锁定环(DLL)。该DLL可集成性和工艺兼容性好,可以减少DLL的设计时间和设计复杂度,非常适合系统级芯片使用。该设计采用0.18um CMOS数字工艺实现最终版图,工作频率范围达到200MHz至400MHz,无谐波锁定出错,且闭环特性可以跟踪工艺、电压、温度(PVT)变化。仿真结果表明该设计能够产生DDR SDRAM控制器规范所要求的一段固定延时(tSD)来保证DDR SDRAM控制器正确捕获存储器输出数据(DQ)。

一种提高数字控制LCL型并网逆变器对电网阻抗鲁棒性的补偿策略

与模拟控制相比,采用数字控制的LCL型并网逆变器会引入控制延迟,在电网阻抗变化较大的弱电网中,严重降低了系统的稳定性。为了提高数字控制的LCL型并网逆变器对电网阻抗变化的鲁棒性,提出一种比例-相位滞后的补偿策略。首先,在考虑控制延时的基础上,对电网阻抗宽变化范围内的系统进行稳定性分析;然后基于Nyquist稳定性判据识别稳定区域,并合理设计比例和相位滞后补偿器的参数,使改进后的系统在电网阻抗宽变化范围时仍能够稳定运行。最后,仿真与半实物实验结果验证了所提方法的可行性和有效性。

数字延时模块在DX600发射机的应用及调整方法

数字延时模块PDU15F-20主要用于DX400发射机外部射频同步调整和输出模数取样信号调整。通过阐述其工作原理,结合实际电路详细介绍其调整方法。