FPGA芯片内数字时钟管理器的设计与实现

在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。

数字时钟管理系统及其应用

时钟管理在FPGA设计中具有极其重要的地位,文中研究了FPGA中时钟管理器DCM的工作原理和结构。DCM具有频率综合、相移功能,能够消除时钟偏移,解决很多系统中的时钟问题。利用DCM产生的具有精确占空比的时钟信号,给出了其在DDR总线数据传输中的应用,并给出了仿真结果。

一种FPGA时钟频率动态重置设计

所谓时钟频率动态重置,即通过软件动态地改变电路的工作时钟频率。本文结合作者项目研发,提出一种基于DCM的时钟频率动态重置算法。通过采用一个状态机动态驱动FPGA数字时钟管理器DCM的动态重配置端口DRP,不需要向FPGA重新加载新的比特数据流就可以对DCM进行参数设置,以达到软件动态改变电路模块工作频率的功能。硬件上,我们设计了一个用户可控的时钟频率动态重置系统,用户通过上位机直接输入相应参数即可改变相应模块的工作频率。

基于FPGA的低抖动时钟锁相环设计方法

锁相环作为FPGA内部重要的资源,已经广泛应用于各种系统中。首先介绍FPGA内部的时钟资源数字时钟管理器(DCM)和锁相环(PLL),随后采用FPGA逻辑调用PFGA内部PLL核,对锁相环的设计方法进行了探讨,最终通过示波器进行验证。同时,系统逻辑设计滤波,可以对输出时钟进行滤波,降低系统时钟抖动。系统具有一定的移植性,为系统调用PLL核提供一种方法。

基于Virtex-Ⅱ的时钟数据恢复电路的设计

高性能的通信质量要求高稳定性和高精度的时钟,然而在传输过程中不可避免会出现时钟的抖动。这些抖动就给传输带来了偏差,因此,对于时钟的恢复是非常有必要的。基于Virtex系列FPGA,设计了用于时钟数据恢复的电路,经验证该设计电路能有效地恢复输入的时钟数据信号。

FPGA设计中DCM的原理分析及应用研究

为了应用FPGA中内嵌的数字时钟管理(DCM)模块建立可靠的系统时钟。首先对DCM的工作原理进行分析,然后根据DCM的工作原理给出了一种DCM动态重配置的设计方法。DCM动态重配置设计是利用一个常有的时钟对DCM的工作状态标识进行监测,当DCM由于输入时钟的瞬时抖动或突然变化而失锁后,自动产生一个脉冲将DCM复位,使其重新锁定并恢复正常工作。实验结果表明:DCM动态重配置设计中,恢复时间的设计是DCM重配置成功的关键,在xc2vp40芯片中,当恢复时间大于10ms时,DCM可以被复位并重新配置成功。

基于FPGA的低功耗高精度DPWM设计

提出了一种基于FPGA实现低功耗、高分辨力数字脉冲调制(DPWM)的设计方案。该方案在获得高分辨力DPWM的同时降低了对系统时钟频率的要求。该方法充分利用了数字时钟管理器(DCM)的倍频及移相功能,而且使DCM模块只在开关周期的1/16工作从而减少系统的功耗。在系统时钟频率为16 MHz,开关频率为1 MHz,实现了11位分辨力的DPWM并通过了FPGA对其的仿真及验证。

基于DCM的脉宽测量系统在FPGA中的实现

介绍了数字时钟管理器(DCM)的脉宽测量系统在现场可编程门阵列(FPGA)中的实现,运用Xilinx公司Virtex-Ⅱ系列FPGA芯片内部DCM的倍频功能,对输入时钟进行倍频,提高计数时钟的频率,并在开发板上通过在线仿真验证了脉宽测量精度的提高。

时序信号设计的一种新方法

文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。

UWB定位系统FPGA基带处理设计

基于到达时间差(TDOA)算法,设计了一个脉冲超宽带(IR-UWB)室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲,进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器(DCM)的相移器功能模块(PS)构成延迟锁相环(DLL),测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40cm,达到设计要求。

基于PicoBlaze的计时系统设计

本文基于FPGA的PicoBlaze嵌入式平台,开发了一种利用串口通信,可实时控制的计时器系统。分析了PicoBlaze和串口的结构、原理,提出了计时器的设计方案。基用Virtex-II Pro系列FPGA开发板设计了相应软件。实验结果表明,该计时系统有较高的利用价值。

硬件辅助验证产品解读之FPGA开发板vs原型验证系统

在阅读本文之前,读者可以对FPGA芯片的基本含义及原理做基本的了解。FPGA的全称为Field Programmable Gate Array(现场可编程门阵列),属于专用集成电路中的一种半定制电路,是可编程的逻辑阵列。FPGA的基本结构包括可编程输入输出单元、基本可编程逻辑单元、数字时钟管理模块、嵌入式块RAM、丰富的布线资源、内嵌专用硬核,以及底层内嵌功能单元。