基于脉冲输出的温度传感器数字校准系统设计

针对温度传感器在工业控制场景中要求低测量误差的情况,提出了一种基于脉冲输出的温度传感器数字校准系统的设计。对温度传感器的测温原理进行分析,得到温度相关信号与数字校准系统的关系。根据该关系对温度传感器数字校准系统进行设计,通过将滤波器得到的结果进行计算,从而消除系统偏差得到温度相关信号,再通过校准公式计算得到温度,最后通过脉冲进行输出。仿真结果及实际测量结果表明,采用所提出的数字校准系统,满足在测温范围-40~125℃内,测量误差在±1℃内。

一种流水线ADC数字校准算法实现

校准系统是实现高精度高速度流水线ADC的关键技术之一.论文对流水线ADC结构进行描述,对误差来源进行分析,并且对通过计算每级转换函数跳变点高度来得到权重的校准算法进行研究,最后提出校准算法实现方案,进行实现并且给出实现结果与版图.实现结果表明:完成校准系统只需要一些纯粹的数字电路,实现简单.同时,算法仿真结果表明,这种算法可以满足高精度ADC的要求,是一种实现性、可靠性好的校准算法实现方法.

流水线模数转换器的一种数字校准技术

为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm.

一种应用于流水线A/D转换器的数字校准算法

通过输入比较器阈值电压到流水线电路计算跳变点高度,重新计算权重,进行数字校准。这种校准方法与数字冗余结合,属于纯数字电路实现,在可实现性与可靠性上具有很大的优势。仿真结果表明,这种方法能保证高精度。

流水线ADC的一种数字校准算法与实现结构

校准是实现高精度高速度流水线A/D转换器的关键技术之一。对流水线A/D转换器进行了分析;对一种通过注入比较器阈值电平作为测试信号,以转换曲线跳变点高度的变化来得到新权重的数字校准算法进行研究;提出了一种数字校准算法实现方案。仿真结果表明:这种数字校准算法可以满足高速高精度A/D转换器的性能要求。

一种用于基波测量的数字校准方法

在电力系统中,相量测量的精度主要受到信号采样通道元器件误差和软件采样同步误差的影响。分析和实验表明,不同量程同步采样经幅值校准后拟合的方法改进了相量幅值测量的精度,对各相量进行相位校准的方法克服了相量采样的同步误差。综合应用2种方法,提出了基波相量幅值校正和相位校正的数字校准方法,对输入信号采用不同放大倍数调理电路进行分段处理和A/D采样,经幅值校准后拟合,以及对各相量进行相位校准均改进了电力系统电压和电流的测量精度。最后介绍了该方法在微机保护装置中的应用及其检测结果。

智能仪器中数字校准技术的研究

嵌入了微处理器的智能仪器的数字校准，是采用软件方法实现仪器的零值误差和幅值系数的校准。零值误差的校准，应根据A／D转换器不同的正负值输出方式采取不同的处理方法。幅值系数k的取值范围一般在0．97—1．03之间可调，且k的字长应保证其小数部分改变一个LSB时。仪器显示值的变化不超过±1个宇。另外，校准参数的保护、校准用的人机交互界面的形成，都是不容忽视的环节。

一种应用于流水线ADC数字校准算法及实现

数字校准技术是实现高性能流水线模数转换器(ADC)的关键技术之一。文中对流水线ADC结构进行了分析,研究了误差来源,提出了一种数字校准方案。该方案采用有限状态机的方法实现,运用Verilog HDL语言完成了电路硬件描述,并完成了物理实现,在功能和时序上实现了内部电路协调高效地工作。该算法适用于每级1.5 bit和多bit的子级转换电路。实现结果表明:用该硬件实现方法设计的数字校准系统能够有效地校准电容失配引起的误差,电路实现简单,可靠性好,对模拟电路的改动较小,满足高性能ADC的要求。

一种基于扰动的SAR ADC数字校准算法

为了减少分段式电容阵列ADC中分段电容引起的电容失配效应对转换精度的影响,采用最小均方根(LMS)迭代方法,实现了一种基于扰动的逐次逼近型(SAR)ADC数字前台校准算法。对同一个模拟输入信号先后加入作为扰动的模拟失调电压+Δd和-Δd,依次进行量化。使用LMS对两次量化结果进行加权迭代,得到最佳权重,实现了对ADC的校准。针对电容失配效应、寄生电容效应的影响,搭建了14位SAR ADC数模混合仿真验证系统。仿真结果表明,该校准算法将系统的无杂散动态范围(SFDR)从62.6dB提升到87.7dB。

一种流水线ADC后台数字校准算法的实现

介绍了一种改进的流水线模数转换器(ADC)数字校准算法,该算法使用了一个低速高精确度的参考ADC,同时结合了变步长的最小均方误差(LMS)滤波器校正流水线ADC的误差,从而提高校准速度和精确度。使用Verilog HDL语言设计了这种后台数字校准算法的寄存器传输级(RTL)电路,同时采取Simulink和Modelsim联合仿真的方法对电路进行验证。验证结果表明,与固定步长的校准算法相比,改进的校准算法拥有更快的收敛速度和更高的收敛精确度。

一种基于LMS算法的流水线ADC数字校准算法

文章提出了一种基于LMS算法,自动迭代一阶三阶误差系数的后台数字校准技术.该校准技术能够有效地减小电容失配、运放有限增益等非线性因素对系统的影响,提高系统的线性度.使用Simulink对所搭建的16位流水线ADC进行仿真,当采样频率为100 MHz,输入信号频率为45 MHz时,通过校准,流水线ADC的有效位数ENOB从9.6位提升至15.7位,信噪比SNR由67.5dB提升至97.6dB,无杂散动态范围SFDR由64.9dB提升至110.8dB.

一种SAR ADC电容失配自测量与数字校准技术

为了解决高分辨率逐次逼近模数转换器(SAR ADC)中,电容式数模转换器(DAC)的电容失配导致精度下降的问题,提出了一种电容失配自测量方法,以及一种可适用于各种差分电容DAC设计的低复杂度的前台数字校准方法。该方法利用自身电容阵列及比较器完成位电容失配测量,基于电容失配的转换曲线分析,对每一位输出的权重进行修正,得到实际DAC电容大小对应的正确权重,完成数字校准。数模混合电路仿真结果表明,引入电容失配的16位SAR ADC,经该方法校准后,有效位数由10.74 bit提高到15.38 bit。

一种新型带数字校准的超低噪声CMOS参考电压源

提出了一种新型的超低噪声参考电压源。该参考电压源采用基于CMOS阈值电压的偏置电压源结构,具有极低的输出噪声。使用数字校准的方法,将输出电压与精准带隙电压源电压进行比较和校正,提高输出电压的精度。整体电路使用TSMC 0.18μm RF CMOS工艺设计并物理实现,集成于高性能射频接收器芯片中。仿真结果表明,该低噪声参考电压源的输出噪声在1 kHz时为62nV/Hz12、在1 MHz时为12.3 nV/Hz12。测试结果表明,该低噪声电压源的输出电压值参照带隙基准源,误差为±10 mV。

采用数字校准技术的单片12位D/A转换器

阐述了一种分段式R-2R阶梯结构的D/A转换器电路。它利用数字码控制熔丝电阻网络,有效改善了工艺、温度以及电压等外界因素引起的R-2R阶梯结构匹配特性。依据CSMC的0.5μm,25V,BCD工艺模型进行设计,仿真结果表明12位D/A转换器的INL值为0.21LSB、DNL值为0.35LSB。

一种适用于流水线ADC的数字校准算法的硬件实现

研究了一种适用于开关电容级电路结构的流水线ADC的数字后台校准算法并提出了其硬件实现方法。此算法适用于每级1.5bit和多bit的子级转换电路,实时地监控关键子级电路转换函数的特性,并从数字输出中提取校准信息,不中断正常的转换过程。文中提出的硬件实现方法通过有限状态机实现该算法,实现了各模块高效的协同工作。仿真证明用该硬件实现方法设计的校准处理系统能够有效校准电容失配和运放有限增益误差。

二极管功率计的数字校准补偿技术

随着微波半导体技术、数字信号处理技术和计算机技术的发展,依赖多维数字校准和补偿技术,动态范围大、测量速度快的二极管功率计成为现代微波功率计发展的主流。本文介绍了现代二极管微波功率计的线性校准、温度补偿、频响校准等多维数字校准和补偿技术。

一种用于随机快闪A/D转换器的数字校准算法

随机快闪A/D转换器(SF-ADC)的传输函数满足正态分布曲线,线性度较差。对该类型ADC的数字后台校准算法进行研究,提出一种新的校准算法。该算法通过分段逼近结合反函数的方法来校准传输函数的非线性谐波误差,大幅提高了ADC的输入信号范围,从而提高了ADC的信噪比。采用Matlab和Modelsim仿真软件对该算法进行仿真验证,结果显示,提出的校准算法使ADC的输入信号范围拓宽到理论上的最大值(-3σ～+3σ),信噪比达到42.54dB。

基于神经网络的数字校准技术综述

随着集成电路工艺的发展以及晶体管尺寸的不断减小,ADC转换率变得更快、功耗更低,但器件的失配误差随之变得更大,从而影响精度,因此引入校准电路已成必然趋势。文章首先介绍了几种ADC的常见误差及其校准方法,然后介绍了神经网络的工作原理,并总结了几种主要的基于神经网络的数字校准方法,分析了不同方法的优势和劣势。最后,针对14位流水线ADC,给出了神经网络校准算法的系统级仿真验证结果。经校准后,有效位数(ENOB)从10位提升到12.5位,无杂散动态范围(SFDR)从80 dB提升到100 dB。

基于沃尔什函数的TIADC全数字校准算法

提出了一种校准时间交织模数转换器(TIADC)通道失配误差的全数字自适应后台算法。该算法利用沃尔什函数仅从TIADC的输出中调制产生伪杂散信号,可以重构出失配误差,并自适应地从TIADC输出中减去三个失配误差。所提出的技术的优势在于它只需要知道测量的输出信号和TIADC通道数,而无需任何其它信息,包括参考通道。同时针对算法(大多数调制算法)存在特殊频率点无法校准的问题,设计了一个频率判断模块,并通过一组低通滤波器和带通滤波器对特殊频率点进行额外杂散消除,克服了算法的局限性。仿真结果表明,所提技术能够有效消除通道失配误差,从而显著提高了TIADC系统性能。

时间交织ADC时间失配后台数字校准算法

提出了一种数字后台校准算法,用于校准时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter,TIADC)的时间失配误差。该算法是基于对输入信号统计的思想,在后台通过分析输入信号的统计特性获得误差信息,再反馈到多相时钟产生器,形成反馈环路,达到校准的目的。该算法硬件消耗小,对输入信号的频率没有限制,可以扩展到任意通道数。对于一个8通道12位TIADC,当输入信号频率fin/fs=0.487时,MATLAB仿真结果表明,采用该算法校准后,SNR从校准前的33.8dB提高到74.0dB,证明了该校准算法的有效性。