开关级数字比较器设计研究

本文研究了传统的数字比较器电路研究，提出了一类开关级CMOS传输门结构的数字比较器电路，分析了这种电路的设计实现方法．研究表明：和传统的数字比较器电路相比，这种电路具有结构简单，布局规则，运算速度快等优点，有一定的应用研究价值．

数字比较器CD14585及其应用

以ＣＤ１４５８５为例简介数字比较器的工作原理，并通过应用实例介绍如何节省使用该芯片。

一种改进的开关级数字比较器

数字比较器是数字系统的基本单元之一。传统的数字比较器采用门级设计技术,电路结构不规则,不利于大规模集成电路的设计。在研究传统数字比较器的基础上,提出了一种基于CMOS传输门的开关级数字比较器电路。研究表明,和传统的数字比较器相比,这种电路具有结构简单,布局规则,运算速度快等优点,适用于大规模集成数字比较器的设计,具有一定的研究和实用价值。

高速低功耗数字逻辑比较器的电路设计

功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电源电压0.7 V及45-nm工艺参数规范,对本文设计的每种电路的功耗、速度和面积进行仿真,通过分析比较仿真结果,综合每种电路的结构特点和电性能参数,选取最优电路设计,对该电路进行版图设计和版图参数提取,从而进行电路后仿真验证并最终实现高性能的数字逻辑比较器电路芯片.

用比较器来扩展报警系统输入点

在应用中常常有多路传感器来激活报警系统控制端,这类传感器或是常开或是常闭触点。为满足这种要求。

新颖的数字电子密码锁

介绍了采用数字比较器等数字集成电路设计的电子密码锁 ,阐述了其工作原理 ,给出了具体的电路原理图。该密码锁具有密码预置 ,保密性强 ,误码报警 。

EDA技术在步进电机驱动中的应用

介绍一种采用EDA技术输出PWM控制信号,实现对步进电机驱动细分.利用FPGA中的嵌入式EAB构成LPM_ROM存放步进电机各相细分电流所需的PWM控制波形数据表,并通过FPGA设计的数字比较器同步产生多路PWM电流波形,实现对四相步进电机转角进行均匀细分控制.该设计简化了外围电路,控制精度高,控制效果好.

EDA技术在步进电动机驱动中的应用

介绍一种采用EDA技术输出PWM控制信号,对步进电动机细分驱动的实现方法。利用FPGA中的嵌入式EAB构成LPM-ROM,存放步进电动机各相细分电流所需的PWM控制波形数据表。并通过FPGA设计的数字比较器,同步产生多路PWM电流波形,实现对四相步进电动机转角进行均匀细分控制。该设计简化了外围电路,控制精度高、控制效果好。

基于FPGA的直流电机脉宽调制控制

针对基于CPU的脉宽调制控制的不足,给出一个基于FPGA的脉宽调制直流电机控制方案,提出FPGA电机控制电路和数字比较器的VHDL设计方法。计算机仿真和控制结果表明,该电路能有效地产生PWM控制信号控制电机的转速,且控制精度由FPGA中的数字比较器决定。

运用MSI设计时序逻辑电路(二)——设计异步脉冲序列检测器

本文是《运用MSI设计时序逻辑电路(一)——设计同步脉冲序列检测器》一文的妹篇.除对二者之间共性的问题进行简要的阐述之外,重点放在解决异步时序逻辑电路的特殊问题.即时钟脉冲CP的安排问题上.至于这两篇文章的共同思想,都是运用中规模集成电路(MSI)为基本单元,探寻运用MSI设计时序逻辑电路的方法.运用MSI设计异步脉冲序列检测器.关键问题有两上:一是电路的基本结构;二是时钟脉冲CP的安排.对于前者,根据对脉冲异步序列检测器输入、输出逻辑关系的分析.我们发现其基本规律与脉冲同步序列相似,因此,本文仍采用与前文相同的基本结构,即选用具有“串入一并出”功能的芯片(如移位寄存器)和具有“识别并行代码”功能的芯片(如数字比较器.串行进位加法器、多路选择器、译码器等)来组成基本电路.所以,剩下的问题就是如何安排时钟脉冲CP.下面通过两个具体例子来阐明设计方法.

用“分析法”设计组合逻辑电路的探讨

在实际应用中,组合电路的设计有很多不能由一般步骤设计出电路,而是要根据每个问题的具体情况,分析它们的各自特点,寻找出解决问题的方法。本文给出了从局部到整体、寻找个性特殊规律和增加某些限制条件等三种设计方法,可供有关电路设计人员参考。

用于GAL器件的地址译码器设计方法

本文采用数字比较器的方法,设计任意范围大小的地址译码器。根据地址区的数值范围,直接写出逻辑方程。化简之后,结果易于验证,便于用GAL器件来实现。文中给出了一个8098单片应用系统地址译码器设计的例子。

提高FPGA-PWM计数器性能的位交换

当你需要一些模拟输出，并且系统中有一片FPGA时，你可能选择采用一个PWM模块和一个简单的低通滤波器，如图1所示。FPGA的输出通常是一种固定频率、可变占空比的波形，由一个计数器和一个数字比较器生成（表1）。