基于HDPLD的雷达数字编码波形设计与实现

提出了一种雷达数字编码波形的设计方案,该方案运用计数器和便于扩展的PS移位寄存器阵列,通过微机控制完成多位雷达数字编码波形的输出。着重讨论了用VHDL设计源文件,通过综合编译,用HDPLD实现的方法。仿真和测试结果表明,设计合理,实用稳定。

雷达数字编码波形发生器CPLD实现与优化

介绍了一种基于CPLD的可程控雷达数字编码波形发生器的优化设计与实现,叙述了用Verilog HDL进行设计的思想,阐述了Verilog HDL在在系统可编程(ISP)开发平台———ispLEVER上的应用与设计流程,给出了用Lattice半导体公司CPLD之LC51024VG-5F484C实现的方法。整个系统设计简洁明了,高效快捷,编码波形发生器实现了三个任意可变:波形的码元宽度任意可变;重复周期任意可变;码元个数任意可变。最大码元b it数可根据实际需要随时升级改动,而这种改动只需要轻松改动设计源文件顶层模块中所调用的移位寄存器和锁存器的个数。经仿真、综合、优化、适配,可重新下载到所选用的CPLD中,不需要改动其他外围电路,十分灵活、方便。