基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

线性调频脉冲是最经典的大时宽－带宽积信号形式，但是这种信号的数字处理需要极大的处理量．本文研制了一个基于ＴＭＳ３２０Ｃ６２０１的高速实时数字脉冲压缩系统，具有１６００ＭＩＰＳ处理能力．针对ＴＭＳ３２０Ｃ６２０１的特点，提出了在ＶＬＩＷ体系结构下，提高ＦＦＴ并行运算效率的方法，从而使系统完成５１２点数字脉冲压缩的时间仅为１２４ｕｓ，基本达到ＴＭＳ３２０Ｃ６２０１的性能极限．针对系统定点运算的问题，提出了定点ＦＦＴ的改进算法，可以兼顾运算速度和精度的要求；对所提出的定点算法的误差进行了理论分析，并在实际的系统中验证了理论分析的结果．研究并解决了系统实现中高速电路等关键技术问题．目前，该系统已成功应用于某雷达系统中，长期工作稳定可靠．

块浮点算法在数字脉冲压缩中的应用

应用块浮点算法设计并实现了某雷达接收机数字脉冲压缩系统,着重阐述了块浮点部件的设计原理与实现,并对块浮点、定点算法中截断误差对数字脉冲压缩的影响进行了计算机仿真分析.脉压系统使用FPGA实现,可完成1024点和256点脉压处理,最快时间分别为57.70s和12.65s.

频域数字脉冲压缩系统有限字长效应分析

本文提出了采用数字信号处理（ Ｄ Ｓ Ｐ） 芯片 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 实现线性调频（ Ｃｈｉｒｐ） 信号频域数字脉冲压缩（ Ｄ Ｐ Ｃ） 的方案．针对 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 运算字长较短的问题，研究了有限字长效应的影响；对原码截断算法的字长误差进行了理论分析；并对原码、补码格式下定点截断和定点舍入算法的有限字长效应进行了仿真分析；讨论了输入噪声对字长误差的影响；并给出了一种解决有限字长效应的方案．

线性调频信号在部分相关情况下的数字脉冲压缩分析

本文对LFM(线性调频)信号在部分相关情况下的数字脉冲压缩进行了理论推导,并将其与完全相关时的情况进行对比,分析了时延特性、主副瓣比、压缩目标峰值、压缩比和压缩后的距离分辨率等参数.在基于实用的情况下,提出了两种解决方法,在实际雷达系统中的使用表明这两种方法都是切实可行的.

基于FPGA的高速数字脉冲压缩

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构。设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率。通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度。采用块浮点处理单元,兼顾定点的高速率和浮点的高精度。经过实践验证,时钟在100 MHz时完成4096点的脉冲压缩的时间为140μs。

基于TMS320C6701 DSP的线性调频信号的数字脉冲压缩

线性调频信号可以获得较大的压缩比,有着良好的距离分辨率和径向速度分辨率,是目前雷达信号采用的主要形式。详述了如何利用TI公司的TMS320C6701DSP实现线性调频信号的频域数字脉冲压缩,给出了系统的实现框图和脉压结果。

关于数字脉冲压缩信号的双向加窗识别仿真

数字脉冲压缩信号对于现代雷达目标检测至关重要,现有的数字脉冲压缩信号处理大多基于功能层的分析模型,并且处理过程中伴随着严重的旁瓣缺陷,导致模型的细粒度与检测的准确性欠佳。为此,在目标信号混合噪声的基础上,建立了信号包络模型,并提出了基于双向加窗的数字脉冲压缩信号识别方法,将发射信号与滤波器因数依次采取加窗操作,有效去除旁瓣特性,同时针对滤波器做相应的谱修正,从而保证系统脉压能力。通过Matlab对混合了噪声的目标脉冲压缩信号进行仿真分析,根据采样点、旁瓣抑制,以及虚警输出的比较,验证了提出的关于数字脉冲压缩信号双向加窗识别方法具有显著的性能优势,有效抑制了现有方法的旁瓣特性,提高了目标信号识别的准确性。

一种用时域方法实现的高速数字脉冲压缩器

本文介绍了一种在时域上用FIR滤波器实现高速数字脉冲压缩器的方案设计 ,并给出了该数字脉冲压缩器对小时带积截断高斯窗非线性调频 (NLFM)信号进行修正型匹配滤波处理的性能实测结果。

基于FPGA的可变点数数字脉冲压缩处理器的实现

数字脉冲压缩技术在现代雷达中已经得到广泛的应用,本文介绍了一种通过灵活运用FPGA内部丰富的片内RAM资源,实现对运算数据的高速传输的方法,避免了运算单元在时间上的浪费。通过自定义浮点数的应用,既满足了数据精度的要求,又大量降低芯片面积消耗,节省了片内资源。

单片数字脉冲压缩器的设计

数字脉冲压缩技术的优点已被普遍承认,制约其应用的一个主要问题是运算量大、设备复杂、成本高。本文针对雷达信号形式的特点,提出了一种基于FPGA器件的适用于中小压缩比情况的时域脉冲压缩器实现方案。

合成孔径雷达实时数字脉冲压缩

讨论了合成孔径雷达 (SAR)距离向数字脉冲压缩的原理和实时实现技术。以TMS32 0C6 70 1和APEX2 0K系列EPLD为例 ,叙述了针对不同SAR系统参数的频域和时域的实现方案。其中包括快速卷积重叠保留法的TIDSP实现 ,以蝶形运算核实现FFT为主要技术的EPLD实现等频域实现方式 。

外辐射源雷达实验系统中基于ADSP-TS101的数字脉冲压缩算法的改进

根据基于ADSP TS-101的外辐射源雷达实验系统中脉冲压缩算法的特点和处理器的结构特点,提出了一种可以提高脉冲压缩子系统性能的方法。本方法充分利用ADSP TS-101内部6Mb的存储空间,将脉压算法中的FIR运算分解为4组并行运算单元,再按照一定的方法将结果进行累加。因为充分利用了每一次传入片内的数据,避免了数据的重复传输,大大减少了ADSP TS101与片外存储空间的数据通信量,提高了运算效率。文中给出了基于ADSP TS101数字脉压算法的改进方法的程序流程图及效率分析。

时域数字脉冲压缩及其实现

分析了时域脉冲压缩原理及数字式脉冲压缩方法,介绍了一种由专用型FIR芯片构成的数字式脉冲压缩器,并给出了试验结果。

基于TMS320C6701的数字脉冲压缩器的设计

数字脉冲压缩技术的优点已被普遍承认 ,制约其应用的一个主要问题是运算量大、设备复杂、成本高。针对雷达信号形式的特点 ,提出了一种基于TMS32 0C6 70 1的适用于大压缩比情况的频域脉冲压缩器的设计方案。

一种提高数字脉冲压缩器系统性能的方法

由于接收机Ｉ、Ｑ通道存在幅度、相位和直流零漂等实际系统误差，使脉压的系统性能下降。针对这些误差提出了一种通过修正脉压传递函数来补偿这些误差，从而提高脉压系统性能的方法，并进行了仿真计算。

线性调频信号数字脉冲压缩的优化设计

在雷达探测系统优化问题的研究中,线性调频(LFM)信号广泛应用于雷达探测系统,数字脉冲压缩是数字雷达接收机中的关键技术,脉压精度直接影响整个系统的性能。为了提高脉冲压缩的精度,提出了数字脉冲压缩的优化设计方案,首先研究了频域匹配滤波器对脉压输出序列中目标位置和弃置区的影响,然后实现了基于FPGA的高性能单精度浮点脉压处理器。仿真结果表明,频域匹配滤波器的设计至关重要,浮点脉压处理器实时性好,通用性强,信号精度高。改进方案可以灵活设置参数,具有很好的工程适应性。

基于FPGA的数字脉冲压缩系统实现

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断(或舍入)误差对输出信噪比的影响。

外辐射源雷达实验系统中高速实时数字脉冲压缩的实现

针对外辐射源雷达实验系统中随机大时宽连续波回波信号的低频域占空比特点 ,对传统脉压算法进行简化处理 ,并采用以多片通用 DSP芯片 ADSP2 10 6 0为核心建立处理机平台 ,设计并实现了一个高效的高速相干连续波雷达时域数字脉冲压缩子系统。

200MSPS数字脉冲压缩模块设计与实现

介绍了基于Xilinx公司FPGA(现场可编程门阵列)实现高速实时数字脉冲压缩处理的设计方法。本数字脉冲压缩模块由3片FPGA级联,分别完成脉冲压缩运算中的FFT(快速傅里叶变换)、复数乘窗和IFFT(快速傅里叶反变换)功能。在Xilinx器件上实现了数字脉冲压缩算法。通过与MATLAB仿真结果比较,该数字脉冲压缩模块很好地实现了32k点的块浮点数字脉冲压缩功能,吞吐率达到200 MSPS(百万次采样每秒)。

一种低副瓣高分辨卷积型数字脉冲压缩方法

在脉冲雷达系统中,为了增大雷达探测距离,发射宽的脉冲信号。而宽脉冲会带来雷达距离分辨力下降,使得较近的目标无法分离。为此,采用脉冲压缩技术实现对目标的分辨。在现代雷达系统中通过DSP进行数字脉冲压缩处理,其优点是容易通过算法的改进得到较好的目标识别性能。本文研究脉冲雷达的卷积型数字脉压方法,通过对窗函数频谱和加窗脉压效果关系和不同窗对脉压后的主副瓣影响的研究,提出了一种改进的低副瓣高分辨的数字脉冲压缩方法,其基本原理是:运用频谱主副瓣比较大的窗函数和频谱主瓣较窄的窗函数分别对参考信号进行加窗,利用切趾技术将加窗脉冲压缩后的信号进行最小值处理。实验结果表明了该方法的有效性。