基于三取二冗余容错架构的数字逻辑单元设计

针对新一代轨道车辆控制系统的高可靠、高安全、高冗余、高集成等要求,为了使车载计算机在复杂运行环境下快速、准确、高效地完成网络传输、数据计算和输出控制,设计了基于三取二冗余容错架构的数字逻辑单元(DLU),并在软件的配合下实现了对车辆关键控制电路的安全服役功能。该控制单元采用三取二冗余控制策略。程序采用抢占式多任务实时操作的控制逻辑。系统采用电源模块、信号采集模块、信号输出模块和处理器模块并行启动和运算电路。输出采用具有自反馈校正的同步校验信号机制。通过可用性和安全性这两个方面的综合对比分析,验证了三取二架构DLU在正常运行下基本功能的实现和在失效模式下对系统运行保护的冗余切换功能。在发生单个或多个故障时,三取二架构不仅确保了系统控制的完整性和可靠性,而且最大限度保障了系统资源的可用性。该设计为DLU在车辆的实际应用中提供了利用率高和满足高安全等级的可行设计方案。

复杂可编程逻辑器件CPLD专题讲座(Ⅴ)──CPLD的应用和实现数字逻辑单元及系统的设计

本讲座介绍了PLSI／ISPS这一复杂可编程逻辑器件的工作原理和应用．同时也简单介绍了层次化设计方法和SYNARO软件包的有关问题。

数字化保护逻辑分析单元的研制

数字化保护逻辑分析单元包含保护逻辑记录单元和保护逻辑辅助分析单元。保护逻辑记录单元采用基于PowerPC8270的硬件平台和基于嵌入式Linux操作系统的软件平台,实时监视二次保护单元GOOSE网的虚遥信变位(即保护单元逻辑动作变位),启动波形文件记录。保护逻辑辅助分析单元提取和打开波形文件,通过分析波形时序图,再现故障时保护单元逻辑动作过程。

三种改进结构型BiCMOS逻辑单元的研究

为满足低压、高速、低耗数字系统的应用需求 ,通过采用改进电路结构和优化器件参数的方法 ,设计了三种改进结构型BiCMOS逻辑单元电路。实验结果表明 ,所设计电路不但具有确定的逻辑功能 ,而且获得了高速、低压、低耗和接近于全摆幅的特性 ,它们的工作速度比高速CMOS和原有的互补对称BiCMOS(CBiCMOS)电路快约一倍 ,功耗在 6 0MHz频率下仅高出 1 4 9～ 1 71mW ,但延迟 功耗积却比原CBiCMOS电路平均降低了4 0 3%。

三种低压高速低耗BiCMOS三态逻辑门

采用0.35μm BiCMOS工艺技术，设计了三种高性能的BiCMOS三态逻辑门电路，并提出了改进三态门电路结构和优化器件参数的方法和措施。仿真和实验结果表明．所优化设计的BiCMOS三态门的电源电压均小于3.3V，工作速度比常用的CMOS三态门快约5倍。功耗在60MHz下仅高出约2．2～3．7mW．而延迟一功耗积却比该常用的CMOS三态门平均降低了38．1％，因此它们特别适用于低压、高速、低功耗的数字系统。

近阈值低功耗8位微处理器的设计与实现

随着RFID、可穿戴设备和物联网等应用的兴起,低吞吐率、功耗和能耗敏感的芯片设计开始受到广泛的关注,基于阈值电压的低功耗电路设计成为新的发展方向。文中基于SMIC0.13μm1P6M混合信号工艺,通过设计面向近阈值电压的标准逻辑库,在采用标准Top-Down设计流程的基础上,完成了一款近阈值低功耗8位微处理器的设计。封装后芯片的测试结果表明,该微处理器的最低工作电压可达0.2V,工作频率1k Hz^25MHz。与基于传统逻辑库的微处理器比,在20MHz的工作频率下,功耗降低了36%。

一种低功耗混合信号直流失调消除电路

设计了一种应用于直接变频接收机的低功耗混合信号直流失调消除(DCOC)电路。该电路采用混合信号的方式消除直流失调电压,避免了传统模拟域直流失调消除系统环路响应速度与高通带宽之间的折中,具有功耗低、建立时间快、面积小等优点。采用该DCOC后,直接变频接收机的输出剩余直流失调电压小于37mV,直流失调消除环路的建立时间小于200μs。电路采用0.13μm CMOS工艺实现,芯片尺寸为0.372mm×0.419mm,工作于1.2V电源电压时,消耗电流仅为196μA。