为了减少数字锁相放大器中的数字信号处理模块在硬件实现时所占用的逻辑资源,采用多抽样率数字信号处理理论来降低被测信号的采样频率,设计了高性能的数字窄带低通滤波器。利用Hogenaur"剪除"理论的级联积分梳状(Cascade Inte...为了减少数字锁相放大器中的数字信号处理模块在硬件实现时所占用的逻辑资源,采用多抽样率数字信号处理理论来降低被测信号的采样频率,设计了高性能的数字窄带低通滤波器。利用Hogenaur"剪除"理论的级联积分梳状(Cascade Integrator Comb,CIC)滤波器,在FPGA实现时不仅能够节省大量的硬件逻辑资源,而且提高了CIC滤波器的最小响应时间;利用内插二阶多项式滤波器(Interpolated Second Order Pofynomials,ISOP)使CIC滤波器通带衰减降低到0.4 dB左右。MATLAB与Modelsim联合仿真测试验证了设计的正确性与可行性。展开更多
在光电检测系统的设计中,往往采用锁相检测系统来消除1/f噪声和其他外部的噪音。论文是在Alter公司DSP Builder基础上设计的数字锁相放大器,同时为避免待测信号与参考信号的失配,增设了频率自动跟踪模块,从而更好地实现参考信号频率的匹...在光电检测系统的设计中,往往采用锁相检测系统来消除1/f噪声和其他外部的噪音。论文是在Alter公司DSP Builder基础上设计的数字锁相放大器,同时为避免待测信号与参考信号的失配,增设了频率自动跟踪模块,从而更好地实现参考信号频率的匹配,确保测量精度。经过仿真验证可行后,将编译好的程序下载到FPGA器件中,并对硬件电路进行设计和测试。实验结果表明,在待测信号的信噪比RSNR≈-10 d B时,最小检测幅值为50μV,锁频相对误差小于0.015%,待测信号幅值的测量相对误差小于0.11%。因此该自动频率跟踪数字锁相放大器可以有效实现微弱光电信号的检测。展开更多
文摘为了减少数字锁相放大器中的数字信号处理模块在硬件实现时所占用的逻辑资源,采用多抽样率数字信号处理理论来降低被测信号的采样频率,设计了高性能的数字窄带低通滤波器。利用Hogenaur"剪除"理论的级联积分梳状(Cascade Integrator Comb,CIC)滤波器,在FPGA实现时不仅能够节省大量的硬件逻辑资源,而且提高了CIC滤波器的最小响应时间;利用内插二阶多项式滤波器(Interpolated Second Order Pofynomials,ISOP)使CIC滤波器通带衰减降低到0.4 dB左右。MATLAB与Modelsim联合仿真测试验证了设计的正确性与可行性。
文摘在光电检测系统的设计中,往往采用锁相检测系统来消除1/f噪声和其他外部的噪音。论文是在Alter公司DSP Builder基础上设计的数字锁相放大器,同时为避免待测信号与参考信号的失配,增设了频率自动跟踪模块,从而更好地实现参考信号频率的匹配,确保测量精度。经过仿真验证可行后,将编译好的程序下载到FPGA器件中,并对硬件电路进行设计和测试。实验结果表明,在待测信号的信噪比RSNR≈-10 d B时,最小检测幅值为50μV,锁频相对误差小于0.015%,待测信号幅值的测量相对误差小于0.11%。因此该自动频率跟踪数字锁相放大器可以有效实现微弱光电信号的检测。