数字BPM时钟锁相电路的设计与实现

为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统。根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求。测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础。

BEPC Ⅱ直线加速器数字BPM前端调理电路的研制

针对北京正负电子对撞机改造工程(BEPCⅡ)直线加速器束流位置测量电子学系统故障率上升这一现状,结合BEPCⅡ直线加速器束流参数以及BPM电子学ADC芯片带通采样的需求,设计了隔离度高、幅相一致性好的数字BPM射频前端电子学模块。数字BPM电子学系统采用MicroTCA 4.0系统架构,以FPGA作为主控制器,基于EDA软件开发设计。重点介绍了射频前端电子学模块中射频功率放大器、数字可调衰减器、带通滤波器等设计和实验室及在线测试结果。BEPCⅡ对撞模式下,使用正电子束流,完成电子学系统在线测试,x方向位置测量精度约为38.46μm,y方向位置测量精度约为26.16μm,其测量精度和系统稳定性优于商用模拟BPM电子学模块,能够满足BEPCⅡ直线加速器束流位置测量需求。

数字BPM数字采样电子学研制

数字采集电子学是数字BPM电子学设计的关键内容,为了建设高性能数字BPM系统,本文参考BEPCII系统的具体需求,基于MTCA.4架构设计了数字BPM的采样电子学模块。其主要内容包括数字BPM的系统框架,硬件电路设计和系统测试。在硬件设计中,详细介绍了电源、时钟、ADC、BPM算法及数据传输部分的逻辑设计。在系统测试中,通过对数字BPM数字采样电子学的时钟逻辑和ADC逻辑的测试,对系统硬件进行检验;通过算法逻辑测试进一步对电子学硬件进行检验。测试结果表明,本文所设计电子学的主要性能指标均达到设计要求,能够满足系统需求。本系统的成功研制,将为数字BPM系统在BEPCII装置以及其他光源装置中的应用创造条件。

数字BPM电子学在束流位置测量中流强依赖性研究

在BPM测量系统中,流强依赖(BCD)是影响BPM测量精度和可靠性的一个重要因素,本文通过对BPM信号处理链路分析、BPM计算方法的研究,探索在BPM测量过程中产生流强依赖的主要原因;并利用Matlab模拟实验、实验室测试、实际束流测试,找到解决BPM测量流强依赖的方法。研究结果表明,BPM信号处理通道的非线性、ADC的直流偏置是产生BPM测量流强依赖的两个主要因素。本文经过对BPM射频信号处理电路改进,对BPM信号算理算法的优化工作,解决了自研数字BPM电子学的流强依赖性问题。

新型数字BPM信号处理器研制进展

介绍了采用Arm微处理器技术、FPGA数字信号处理技术、高速带通欠采样技术的新型BPM信号处理器研制进展情况;对两类主要的原理样机进行了评估测试。信号处理算法评估样机基于商业评估板搭建,用于测试包含数字下变频、低通滤波、抽取降速等信号处理算法功能模块。自主开发的硬件评估样机用于测试不同硬件功能模块及整机集成后的硬件性能。在上海光源储存环上进行的束流实验表明,两个样机的逐圈位置分辨率均好于2μm,可正确获取包含束流实时信息的逐圈位置信号,可用于相关机器研究。

数字BPM信号处理算法研究

束流位置检测器(BPM)系统是加速器监测系统的重要组成部分,其中涉及的信号处理算法是该系统的关键,因而该算法的研究对研制数字BPM系统有极其重要的意义。本文采用GE公司开发的商业数字信号处理板ICS-1554A-002,采集实验室信号发生器和储存环原始的A、C两路数据,基于软件无线电原理,利用Matlab对数据进行离线分析。重点设计并讨论了获取逐圈(TBT)束流位置信号的三种数字信号处理算法:多级滤波抽取算法、单级抽取算法,以及应用快速傅里叶变换(FFT)算法。对各算法的原理、结果及优劣进行了分析,找到性能及FPGA实现都较好的信号处理方法。

BEPC Ⅱ对撞/同步模式兼容BPM设计

根据BEPCⅡ实际运行需求,设计了对撞/同步兼容运行模式的数字BPM系统。该双模式的数字BPM系统具有可调时钟逻辑、算法逻辑和兼容工作方式等多功能设计。实验测试结果表明:本数字BPM系统的性能指标能够满足BEPCI装置需求,可用于BEPCII装置BPM电子学升级换代。

基于BEPCⅡ数据的数字束流位置测量器算法离线分析

介绍了数字BPM算法的原理和架构,并基于高能物理研究所自制的数字BPM硬件平台获取了BEPCⅡ束流流强为600 m A条件下的ADC采样数据。然后在MATLAB环境中设计了NCO模块、CIC滤波器、FIR滤波器以及BEPCⅡ束流逐圈位置数据计算模块,并给出了各模块的具体设计参数。最后通过实际ADC数据对各算法模块进行检验,给出了各模块处理后的频域分析结果,并得到了实际束流下水平方向和垂直方向上的逐圈位置分辨率分别为4. 55μm和4. 28μm,为FPGA在线算法的实现与优化提供了可靠的理论依据。

加速器数字束流位置测量系统数控振荡器设计

有鉴于高品质NCO是数字BPM系统重要设计内容之一,利用CORDIC完成了NCO的设计与实现,内容包括NCO参数的设计,系统框架设计、控制流程设计、结果检验和资源占用情况分析等。结果检验是在XC5VSX95T硬件平台上利用Chip Scope工具来完成的。结果表明,该方法能够有效设计出满足数字BPM系统需求的NCO,并在束流位置测量系统建设中发挥积极作用。

数字束流位置探测器通道自动增益校准方法的研究与实现

在现有硬件基础上,基于BPM测量准确度的需求,在自制的电子学FPGA芯片内,通过Verilog语言实现了一种数字BPM采样数据增益自动校准的设计。首先介绍了自动增益校准模块的系统总体设计;然后对模块的实现方法做了详细说明,设计并搭建了ADC数据自动增益校准测试平台以验证自动增益较准模块的功能;最后介绍了该设计在BPM通道标定中的应用。实验结果表明,该方法可以实现4通道增益一致,使ADC采样后的数据幅度相同,有效解决了由通道增益不一致引起的测量偏差,以及工程应用中ADC数据幅度校准工作量大且难于操作的问题,将在BPM系统通道自动标定中发挥重要作用。

上海光源储存环束流位置监测系统

本文简述了上海光源储存环位置测量系统的物理需求、基本设计思想以及软硬件结构,对其中采用的数字束流位置信号处理器、高精度纽扣型束流位置探头、信号传输网络等关键部件的研制、安装情况进行了详细介绍。该系统经一年调试优化现已投入日常运行,结果表明位置分辨率达到亚微米量级,优于上海光源设计要求。