一种DSP对地址数据总线复用器件的驱动方法

针对工业控制开发领域存在的器件总线结构不兼容问题,提出了一种采用CPLD实现的DSP驱动地址数据总线复用器件的方法,并以TMS320LF2407A DSP访问DS12C887时钟芯片为例讲述了具体实现过程,并给出了在设计过程中应注意的速度匹配、信号电平匹配、信号格式匹配和时序匹配等问题。实践证明,该方法简便可靠,是一种解决两种总线器件互联的可行方案。

增强型并行口双向数据传输与打印分时复用

文中介绍一种在多种模式下对并行口进行分时复用的方法并详细说明了该方法的可行性与具体实现过程。该方法可以较好的满足需要实时出图的大数据量测量系统的要求。

基于分时复用的可见光信息传输系统设计

可见光信息传输是利用分时复用技术实现多通道数据同时传输,将要传递的信息以极高的频率以闪烁形式(1为亮,0为灭)进行传输。通过光敏设备检测这种人眼不可见的高频后,将其还原为要传输的数据信息。文章设计了一套基于分时复用的可见光信息传输系统,该系统由两个单片机分别控制LED控制电路和光测量电路两个独立的部分。其中,LED控制电路包括单片机STM32主控模块、白光LED、LED驱动电路;光测量电路包括硅光电池板、MP3模块、LCD液晶显示模块、按键。该系统由LED控制电路控制光源分时高频闪烁,再由光测量电路接收上述高频闪烁光,根据前导码来区分对应的LED灯,然后再进行有效数据的光电解码。

基于LoRa的多传感器低功耗数据采集方法

针对LoRa多传感器低功耗采集中同信道传感节点无效唤醒的问题,提出一种基于空中唤醒策略与信道切换机制相结合的低功耗采集方法。通过将LoRa通信链路划分为多个通信信道,不同信道分时切换复用,实现多传感节点的分组通信,避免从传感节点的无效唤醒,在有限信道容量下最大限度地降低从节点的通信功耗;并制定了LoRa局域网传感器通信指令协议,实现了多传感器的低功耗主动轮询采集、定点调试与预警上报。实验结果证明了所提方法的有效性。

AD总线多次复用型PCI接口芯片

基于PCIIP软核,本文设计了一款内置64KBOTPROM的PCI接口芯片。为缩小芯片面积,进而降低芯片的设计成本,文章在研究PCIAD双向总线及PCI总线读时序特性的基础上,提出了一种PCIAD总线多次复用的方法。该方法实现了PCIAD总线与芯片外接E2PROM/FlashROM地址总线和数据总线的复用。

基于卫星中继的多用户“分时复用”策略研究

"中继卫星"作为天基资源可以为空间飞行器用户提供实时的数据中继和测控转发服务,日益得到广泛应用。但实际应用中,中继卫星受信道带宽和转发器功率限制,同时服务的空间用户数量有限。为解决该问题,提出了一种多用户"分时复用"使用策略及具体的实现方法,包括中继卫星信道资源划分、系统分时复用设计和分时复用约束条件等内容。在实际应用中,使得有限的中继卫星资源能够服务更多的空间用户,发挥更大的实际效能。

基于AT89C2051的检测系统信号采样及数据提取的设计

在检测系统中,常采用多路数据分时复用的串行传输方式,并需要将其中的数据提取出来,若采用硬件电路,实现比较复杂。提出了将串行信号中鉴别出来的正脉冲信号送至INT0,利用AT89C2051单片机的外部中断0并通过程序延时来控制采样点的位置,在每个脉冲信号的中间位置采样,达到提取数据的目的。

基于CPCI总线的多卡实现32路采集平台设计

针对很多工程领域中对于多路模拟信号采集越来越广泛的应用需求,提出一种基于CPCI(CompactPCI)总线架构的信号采集平台,通过4块8路采集卡配合实现了32路模拟信号采集功能。设计并实现了8路采集卡,解决了多块CPCI插卡数据传输和逻辑控制等技术难题,并对软件设计、FPGA逻辑时序设计、采集数据校验设计、板卡驱动、器件选型以及平台的可扩展性做了说明。通过综合测试和工程验证,该采集平台能够实现32路模拟信号采集,性能指标完全满足工程技术要求。

一种继电保护装置多板卡数据交互机制

智能变电站110KV及以上电压等级的继电保护装置功能复杂,性能要求高,采用多块智能板卡协同工作以完成不同的功能,各板卡运行时需要大量的数据交互。本文提出了一种继电保护装置多板卡数据交互机制,利用FPGA的逻辑单元实现一条带控制信号的通信总线,总线的数据位宽可变。各板卡作为总线上的一个节点,分为主节点和从节点。在主节点的控制下,各节点分时复用总线,向总线发送数据。该数据交互机制方便灵活、实时性高、数据吞吐量大且不占用CPU处理时间,为继电保护装置的高效运行提供了有力支持。

基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现

为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。

具有掉电保护功能的时间芯片及其应用

DALLAS半导体公司生产的实时时钟芯片DS12 887A (带RAM )具有计时精确、微功耗、与IBMAT系列微机硬件接口简单及断电情况下可正常工作 10年等一系列优点 ,在现场工控装置及微机组件系统中得到了广泛的应用。DS12 887A实钟芯片是采用数据 /地址总线分时复用方式。

可编程控制器在铁路信号采集中的应用

简要介绍了将可编程控制器用于大点数２４Ｖ交流开关量数据采集的方法，并给出了复用数据采集板原理图及ＰＬＣ编程的软件结构。

SMS4算法串行化设计及其轻量级电路实现

通过数据通路共享以及核心功能模块的串行化设计对SMS4算法进行了优化,设计实现了小面积低成本的SMS4算法.该算法能广泛应用于智能卡、物联网等领域.为了实现小面积低成本的SMS4算法,采用串行的设计方式,对核心模块进行分时复用,并共享加密和密钥扩展的数据通路;同时,采用电路实时产生常数的方法来进一步减小电路面积,8bit的数据通路中只包含8个D触发器和一个和常数加7的电路,只占用66个等效门（GE）.在ASIC实现上,设计的SMS4电路占用3 824GE,除去密钥扩展模块为2 493GE,与已有结果比面积减小18.52%;在FPGA实现上,设计的SMS4占用逻辑资源只有现有结果的20%~40%.