基于CPLD芯片EPM7128设计的数据合并转换器

介绍了基于CPLD芯片EPM7128设计的数据合并转换器。其中,控制串行口数据合并时间的计数器电路和并行数据转换成串行数据的移位电路都是在CPLD中完成的,数据块合并由相应的软件实现,最终形成PCM流输出。

基于CPLD开发的高速数据合并转换器

送到终端显示器显示。其中控制数据合并时间的计数器电路和并行数据转换成串行数据的移位电路都是在CPLD中形成的,并且由相应的软件控制成为帧频可编程的数据合并转换器,软件设计由C语言和C++语言来完成的。