STT-MRAM存储器数据保持试验方法研究

自旋转移力矩磁随机存储器(STT-MRAM)的基本存储单元结构为磁性隧道结(MTJ),该单元的热稳定性会随着温度的升高而变弱。MTJ这一特性导致传统激活能计算模型无法直接应用于STT-MRAM的高温数据保持特性测试,因此研究STT-MRAM的数据保持特性需探究可替代其激活能的参数。为此,搭建了基于Xilinx Kintex-7系列FPGA的测试系统,进行了多个温度数据保持试验,最终拟合出一个代替激活能来衡量STT-MRAM数据保持能力的参数,即热稳定因子。该多温度数据拟合热稳定因子的方法可有效评估STT-MRAM器件数据保持能力。

一次性可编程存储器的数据保持特性建模及分析

基于300 mm 0.18μm MS 5 V工艺平台设计并流片了1k×16一次性可编程OTP器件,并对存储单元的结构、工作原理及工艺等可能影响数据保持寿命的因素进行了分析。根据Arrhenius寿命模型对不同样品设置了高温老化实验测试,收集数据并对OTP器件的保持特性进行建模。通过225℃、250℃和275℃条件下的高温老化加速实验,拟合样品最大数据保持时间曲线。在生产过程中可能出现的最差产品条件下,对1/(kT)与数据保持时间曲线进行数学拟合,计算在不同失效条件下的浮栅电荷泄漏的激活能和最大数据保持时间。

便笺式存储器中一种新颖的交错映射数据布局

现代计算机一直沿用传统的线性数据布局模式,该模式允许对使用行主序模式存储的二维矩阵进行高效的行优先数据访问,但是增加了高效执行列优先数据访问的复杂性,造成列优先访问的空间局部性较差。改善列优先数据访存效率的常见解决方案是对原始矩阵进行预先转置操作,将列优先访问的复杂性集中在一次矩阵转置运算中,然而矩阵转置不仅会引入额外的数据传输操作,而且会消耗额外的存储空间用于存储转置后的矩阵。为了在不引入额外开销的情况下使行优先与列优先数据访问具有同样高效的访存效率,提出一种新颖的交错映射(IM)数据布局,同时在不改变便笺式存储器(SPM)内部结构的基础上,在SPM的输入和输出(I/O)接口处添加循环移位单元和译码单元2个新组件,实现交错映射数据布局并定制访存指令,使程序员可通过定制的访存指令充分利用该数据布局。实验结果表明,应用交错映射数据布局的SPM在仅额外增加了1.73%面积开销的情况下获得了1.4倍的加速。

数据存储器RAM诊断技术

在计算机及其应用系统中,数据存储器是用来记录存放原始数据、中间结果及其它信息的核心单元.数据存储器能否实现正常的读/写操作,直接关系到整个系统能否良好运转.为了避免因存储器读/写错误而导致难以预料的后果,对数据存储器进行诊断是必要的.数据存储器RAM的诊断过程,就是检验其执行“读— 写”操作的有效性.在系统上电复位(冷启动)后,即着手进行数据RAM的诊断.系统冷启动后,其数据存储器RAM中的信息无意义.可用特征字55H(01010101B)和00AH(10101010B)对RAM单元分别进行两次“写一读”操作,检验其能否实现可靠的“写—读”操作.这种诊断方法,保证了每个二进制位“写—读” 0和“写—读”1的全状态测试,并使得相临数据线及相临二进制位的逻辑电平交替变化.从理论上分析,用两个特征字55H和OAAH分别对RAM单元执行写—读操作,就能绝对可靠的诊断出被测RAM的好坏.

单片机系统RAM随机数据存储器数据的掉电保护技术

在分析单片机系统ＫＡＭ随机存储器数据掉电丢失原因的基础上，给出了掉电保护电路的设计原理，并介绍了ＭＡＸＩＭ公司微处理器电源监视系列集成电路在单片机系统ＲＡＭ随机数据存储器掉电保护电路设计中的应用。所介绍的方法也适用于对ＥＥＰＲＯＭ或ＦＬＡＳＨ存储器的掉电保护。

数据存储器面盖注射模设计

数据存储器面盖存在螺纹柱、内壁侧孔、外壁斜面及斜孔等特征,为保证其成型精度,设计了1副1模1腔模具,模具分两次打开,使用潜伏浇口进行浇注。塑件斜面与斜孔采用斜抽芯机构脱模,内壁侧孔由2个斜推机构实现抽芯脱模,螺纹柱由8根推管推出脱模,通过这些设计使模具结构得到简化各机构动作可靠,有较好的参考价值。

基于Flash混合存储的数据迁移技术研究

混合存储系统内的数据结构较为混乱,为提高数据迁移效率,减少其响应时间,设计基于Flash混合存储的数据迁移技术。综合比较Flash存储器、固态硬盘存储器以及磁盘存储器的存储效果,对存储介质进行缓存分层,整理其在同层结构与分层结构中的读写顺序;计算文件的时间长度值,获取文件读写频率以及单位时间内的文件访问量,计算文件预期价值,并得到相应的约束条件,由此建立数据价值评定模型,设计数据迁移算法。实验结果表明,在邮件负载条件下效果更好,在不同时段内,响应时间均不超过3 s,因此该数据迁移技术的响应时间较短,性能较好。

基于GA-DNN模型的RRAM数据自动化分析系统

为了整合RRAM器件的测试数据,提升RRAM器件性能探知效率,构建了一套适用于RRAM测试数据分析和可视化的Web系统。结合Set和Reset操作的测试数据,提出一种GA-DNN模型算法,用于预测RRAM器件操作电压,从而为相同测试条件的实验提供可信的预测范围。相比于BPNN模型和CNN模型,在测试集相对误差小于15%的评估条件下,GA-DNN模型使得Set电压的预测精度分别提升了11.38%和2.33%;同时,Reset电压的预测精度分别提升了9.25%和2.54%。最终,系统采用B/S架构、Vue.js前端框架和Django后端框架建立了前后端分离的RRAM器件测试数据分析系统。该系统可进行RRAM器件的测试数据统计、可视化分析以及测试电压预测。

基于双口RAM接收并处理1553B总线数据的方法研究

为了保证主机板和1553B板通过双口RAM(Random Access Memory,随机存取存储器)进行1553B总线通信时的正确性和可靠性,提出了一种利用双口RAM接收并处理1553B总线数据的方法,用于实现1553B的BC(Bus Controller,总线控制器)功能。该方法对双口RAM中的地址按照子地址号进行地址分配,通过建立相同子地址序号的数据链表和建立环形缓冲区,完美解决了发送BC→RT(Remote Terminal,远程终端)报文时相同子地址数据覆盖和主机端发送的子地址序号顺序与1553B板端发送的子地址序号顺序不一致等问题。

双口RAM数据存储器在单片机中的应用

我们常用的RAM存储芯片只有一个端口,通常由一个CPU进行控制.如果有两个CPU想共享其中的数据则不太方便.而双口RAM正是针对这一问题设计的.这种存储器有两个对外的端口,可以分别接到两个CPU,两个端口是完全独立的,两个CPU可以通过各自连接的端口对存储器内的任一单元进行访问(读或写).因而这类存储器最适宜连接两个CPU(可以是不同的CPU)或者两个系统,实现信息交换或资源共享.

内嵌Flash存储器可靠性评估方法的分析及应用

介绍了存储器分类及Flash存储器的基本结构,分析了非易失性存储器(NVM)可靠性试验标准的特点。从试验项目、试验条件、样品数量和数据图形等方面比较了JEDEC和AEC发布的NVM可靠性试验的标准和方法。以2款存储容量分别为64 kB和128 kB的MCU芯片为试验对象,依据JEDEC和AEC发布的试验标准和方法,设计了针对MCU芯片内嵌Flash存储器可靠性的评估试验,为Flash存储器的设计和验证工作提供参考。

低功耗非易失性存储器存储单元及存储芯片架构

基于传统的0.18um单栅Logic CMOS工艺实现超低功耗非易失性存储器芯片的设计与验证,该存储芯片采用差分结构单元,无需增加光罩,利用双向的F-N隧穿原理进行编程擦除机理,可实现EEPROM功能。最终的测试结果显示该芯片具有超低的待机、编程和读取功耗,读取速度最高达100MHz,Cycling可达100K,且具有非常优秀的数据保持能力,非常适用于低成本低功耗的应用场景。

双口RAM数据存储器在烟支质量检测系统中的应用

介绍双口RAM数据存贮器IDT7130在烟支质量检测系统中的应用实例。对双口RAMIDT7130的资源和特点作了详细的论述。并对烟支质量检测系统的设计原理进行了介绍，希望对开发人员使用双口RAM有所帮助和启发。

关于CMOS型SRAM存储器延时数据保护电路的设计

针对CMOS型SRAM存储器在掉电时数据易失的问题,设计了一种在高要求应用系统中通过积分延时的掉电数据保护电路。

用SDRAM在高速数据采集和存储系统中实现海量缓存

SDRAM作为大容量存储器在高速数据处理系统中具有很大的应用价值。详细介绍了SDRAM的存储体结构、接口信号和操作方法 ,结合实际系统设计给出了使用大规模集成电路FPGA实现的硬件接口 ,并分析了操作SDRAM时的状态转移过程。

基于FPGA多通道高速数据采集存储器设计

提出了一种基于FPGA的遥测系统数据存储器的设计,并详细介绍了其工作原理。在设计中特别采用了模拟信号与数字信号混合编帧的新方法,并结合2片Flash芯片进行备份存储,实现了对2路音频信号、2路图像信号以及1路高速图像PCM码流的采集和存储。经实际应用,证明了该系统的可行性及有效性。

基于IDE硬盘的高速数据存储器研究

介绍了利用ＭＣＳ－５１系列单片机控制ＩＤＥ硬盘进行读、写操作，实现高速数据的无丢失存储。

基于闪存的固态存储器的数据管理

提出了一种用于航天器的高速大容量固态存储器数据管理方案。存储器基于NAND型FLASH芯片,采用并行扩展及流水线操作的技术。向存储区加载一簇有效数据后,系统立即向每簇的空余区加载该簇的使用状态信息,保持了多簇数据连续写操作的流水线顺序,从而保证了系统的平均输入高速率。根据簇使用状态信息在内存中建立的簇分配表,系统实现对存储区高速灵活的管理。编程和擦除过程中新出现的无效块,将通过硬件电路自动标记并旁路。

嵌入式高速DSP视频图像处理系统中数据存储器的接口设计

探讨了高速DSP视频处理系统中外部数据存储器的容量、速度及与TMS32 0C6X的接口方法 ,设计了实际的接口电路 ,讨论了TMS32 0C6X的片内数据存储器及其地址冲突问题 ,以及视频处理过程中图像数据的存放问题。

NVMMDS——一种面向非易失存储器的元数据管理方法

元数据管理方法是影响文件系统性能的重要因素.针对现有元数据管理方法存在的查找性能低、适应性差和丢失元数据等问题,设计了面向非易失存储器的元数据管理方法(NVMMDS).首先针对元数据的访问特性和管理要求,给出了NVMMDS的结构和元数据管理流程,混合使用非易失存储器和DRAM存储元数据,为提高元数据查找性能和避免丢失元数据奠定了基础;设计了基于NVBB树的元数据查找算法和基于主动写回的元数据缓存算法,提高了元数据的查找性能,增强了元数据管理方法的适应能力,避免了元数据丢失问题.与现有元数据管理方法进行了分析和比较,在单机文件系统ReiserFs和分布式文件系统pNFS中实现了NVMMDS原型,使用FileBench和多个标准数据集进行了测试与分析,验证了NVMMDS能提高文件系统最大35%的操作处理速度和I/O性能.