2-1MASH多位Sigma-Delta转换器设计

量化器位数为3位的级联结构调制器,整体电路采用全差分结构设计使用0.35μm工艺实现。应用数据权重平均算法有效降低了多位DAC对元件匹配性的要求,对于7.8125 kHz的基带信号,在500 kHz的时钟速频率下,实现了87 dB的信噪比。结合抽取滤波器及校准算法,输出结果的无噪声分辨率达到14.16位,模拟部分不需要进行任何修调。整体电路使用ADMS进行混合仿真,采用3.3 V单电源供电的条件下工作电流小于600μA。