DSP数据通路基于累加器测试的结构可测性设计

在综述VLSI结构可测性设计方法的基础上,提出了DSP数据通路基于累加器测试的结构可测性设计方案:利用选择器或三态门实现电路测试、工作模式的切换;在测试模式时,电路中的寄存器复用为扫描链以完成测试矢量的传送从而提高电路的可测试性能。基于本方案的FFT处理器、IIR滤波器、DF-FPDLMS自适应滤波器的数据通路的可测性设计,若忽略数据线延迟,其关键路径仅比原来的分别增加了1、2、0倍的选择器或三态门门延迟。实验表明,若字宽、阶数均为8,它们所需额外硬件开销分别为原来的5.416%、4.969%、4.783%,关键路径分别增加了1.839%、2.382%、0.036%。结果表明,该方案通用性好,扩展性强,额外硬件开销小,几乎不会影响原电路的性能。

适用于数据通路的可编程逻辑器件FDP100K

设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力.芯片采用SM IC 0.35μm CMOS工艺,包含1024个可编程逻辑单元和128个可编程IO单元.芯片配合自主开发的软件系统FDE(FPGA Development Environment)进行测试,结果表明:FDP100K芯片的可编程逻辑单元功能正常;芯片的各种连线资源功能正常;可以准确地实现数据通路型电路和其他类型的电路的功能.

一种适于数据通路电路的FPGA结构

提出了一种适于实现数据通路(Datapath)逻辑的FPGA结构FDP。该结构的主要创新之处在于采用了两条通用反馈逻辑、基于全加器的通用逻辑单元、基于信号流的不对称连线结构和并行的测试扫描链。SPICE模拟结果表明,用0.8μm的工艺,FDP块内延时2.7ns,平均进位链延时0.1ns。工艺映射的实验结果显示,在实现数据通路中的常用电路时。

一种RTL级数据通路ODC低功耗优化算法

本文提出了一种具有高计算效率和低硬件开销的门控时钟低功耗优化算法.该算法在RTL级搜索数据通路的不可观察性(Observability Dont′Care).采用RTL级逻辑信号总线ODC模型和基于路径ODC的有向图遍历模型,减少了ODC计算负荷,提升了计算效率,使ODC适用于超大规模集成电路的低功耗优化.引入数据通路ODC条件概率作为门控信号产生的重要依据,对ODC条件概率高的通路优先插入门控逻辑,可以极低硬件开销实现高效门控时钟网络.实验结果显示,本算法与传统ODC算法相比计算负荷平均降低8倍,功耗平均下降12.35%,面积开销平均减少13.44%.

RTL数据通路模拟矢量自动生成方法研究与实现

针对已有的RTL数据通路模拟矢量自动生成方法的不足 ,提出一种利用约束逻辑编辑 (CLP)自动生成数据通路模拟矢量的新方法 该方法首先对给定的VerilogRTL描述采用程序切片进行设计化简 ,然后对化简后的结果基于位向量算术原理生成CLP约束 ,并利用CLP求解器GProlog进行约束求解 ,最终生成满足输出要求的模拟矢量 该方法约束求解速度快 ,生成的约束是统一的 ,得到的模拟矢量较完备 ,能满足模拟验证的要求 实验结果表明 。

滑动窗口应用循环展开及其数据通路生成

滑动窗口广泛应用于图像处理、模式识别和数字信号处理中,它具有数据量大、计算密集等特点.可重构硬件为滑动窗口应用提供了一个灵活高效的实现平台.文中基于一种存储、数据调度模型及其相应的数据通路生成技术,研究循环展开对滑动窗口应用的面积、时钟频率和吞吐率的影响.实验结果表明内层循环展开相对于外层循环展开将带来更大的控制复杂度,增加了对芯片面积的需求,然而外层循环展开需要更多的存储资源保存重用数据;当片内存储模块个数增加到一定规模时,时钟频率将随着循环展开不断降低;不同维度的应用,吞吐率随循环展开提升程度不同.

一种新型异步数据通路性能分析方法

介绍了一种新型的异步数据通路性能分析方法。这种方法在进行性能分析时基于多延迟模型、SPICE和逻辑仿真 ,可以作为异步数据通路设计和分析的一种有效工具。为了进一步的阐述和验证这种分析方法 ,文中举例分析了 4比特和 8比特异步比较器。

高层次数据通路的等价性验证方法

为了实现多项式数据通路的初始算术规范与其相应的寄存器传输级实现之间的等价性验证,提出了一个有序的、简化的和正则的带权值广义表模型表达字级多项式,同时给出了该模型的化简、加法和乘法运算规则,基于这些规则对寄存器传输级电路构建其相应有序的、简化的和正则的带权值广义表模型.实验结果表明,该模型对寄存器传输级电路的等价性验证与*BMD相比,不论是在存储空间还是在CPU时间花费上均有明显的优势.

基于VLIW的数据通路分配算法

体系结构相关的优化编译模型需要考虑底层硬件的特性。该文针对目标机具有软件可以控制数据通路的特点提出了一个数据通路分配算法,该算法综合考虑了两个关键因素——子通路和通路操作,从而减小了分配结果对并行性的影响。该算法不仅可以用来解决数据通路分配问题,而且可作为解决多重资源分配问题的一个参考方法。

基于模拟的定点算术数据通路等价性验证

为证明定点数据通路的定点算术规范与转换后的寄存器传输级实现是等价的,结合算术转换和多项式函数对实现序列加法、乘法、移位运算的定点数据通路进行建模,根据多项式函数的结论得到对定点数据通路进行等价验证所需要的模拟向量数的上界,避免穷举所有的模拟向量。实验结果证明本文提出的方法是有效的。

基于演化程序的数据通路综合算法研究

提出了一种基于演化程序的数据通路综合算法 ,该算法是将演化程序与已知的启发式算法相结合来对较大的设计空间进行智能化搜索 ;并且讨论了应用该方法以减少硬件资源成本和缩短总的执行时间为目标 ,对典型的微分方程电路实施调度、分配和数据通路综合的整体优化过程 .经实验证明 ,该算法可以十分有效地提高高层次综合设计的质量 .

定点数据通路的等价验证

以有限环代数为理论基础,提出一个定点数据通路的等价验证算法.该算法能有效地对实现多项式运算的寄存器传输级(register transfer level,RTL)定点数据通路进行等价验证.理论分析表明该算法的时间复杂性优于文献中存在的算法;实验结果表明该算法不论是对等价的数据通路的验证还是对含有故障的数据通路的验证均比已有的算法节省CPU时间.

基于加权数据通路的RTL级低功耗SoC设计

低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各路径权值控制门控信号的产生,对权值小的通路优先插入门控逻辑或合并门控逻辑,从而有效降低系统功耗。实验结果表明,该算法与已有ODC低功耗算法相比功耗平均下降8.38%,面积开销平均减少6.8%,同时数据通路的简化也使得算法计算负荷大幅下降。

定点算术数据通路的等价性检验方法

以vanishing多项式理想的极小强Grbner基为理论基础,提出一种针对定点算术数据通路的等价性检验方法.通过使用多项式函数建模定点数据通路的设计规范和寄存器传输级实现,将等价性检验问题转化为判断一个多项式函数是否为vanishing多项式、vanishing多项式理想的极小强Grbner基被用来有效地解决该问题.理论分析和实验结果表明,与现有的算法相比,该方法在时间消耗上具有一定的优势.

基于多项式符号代数的数据通路模型

当前所研究的集成电路已经越来越趋于复杂化,伴随着这个变化,需要在设计流程的早期进行良好的功能正确性验证。将多项式代数符号方法应用于高层次数据通路的研究中,通过字级多项式实现寄存器和传输级之间的等价性验证,从多项式集合公共零点的角度定义高层次数据通路的功能等价,通过验证数据证明形式验证与等价验证的正确性。

采用二元CSP引擎求解RTL数据通路的可满足性

针对寄存器传输级(RTL)验证和测试过程中非常重要的数据通路可满足性求解问题,提出一种基于二元约束满足问题(CSP)的求解方法,包括数据通路提取、二元CSP建模和搜索求解3个步骤.数据通路提取通过对接口布尔变量和某些字变量赋值,为各个数据通路器件建立环境;二元CSP建模则根据该环境和各个数据通路器件的功能,将数据通路的可满足性问题转化为二元CSP描述;该二元CSP问题的描述被送入到二元CSP引擎,并采用冲突引导的回跳搜索策略进行求解,获得有解的例证或无解的判定.实验结果表明,即使在没有采取很多优化策略的条件下,该方法仍有较好的性能,并优于基于线性规划(LP)的求解方法.

功耗限制下RTL数据通路非扫描BIST方法的延时分析

可测性设计(DFT)方法广泛应用于数字电路测试中.通过添加测试硬件,用来降低测试的复杂性。但添加测试硬件后,往往会引起电路的延时变大,从而降低电路的性能,甚至引起延时故障。针对寄存器传输级(RTL)数据通路,文献[1]提出了两种功耗限制下非扫描内建自测试(BIST)方法。跟以前的方法相比较,这两个方法取得较短的测试应用时间和较低的测试硬件开销。本文对这两个方法对电路延时的影响进行分析。实验结果表明,在保持同样的测试应用时间和测试硬件开销的前提下,电路的延时有稍微增加。

基于动态规划的数据通路算法

运用动态规划的思想, 解决了数据通路在出现阻塞情况下的传输问题, 按照多阶段决策过程的要求构建了数学模型, 并给出了该模型用VB编制的计算和输出算法. 由此可以得到1族解, 从而找出数据传输网络中相邻结点的关系, 为实际问题的分析提供依据.

数据通路的几条常用指令及其微指令的设计

在TDN-CM+计算机组成原理实验系统中,对数据的输入、输出、无条件转移以及两个操作数的加、减等常用指令进行了机器指令的设计,通过机器指令的微指令流程图,编写了这些机器指令相应的微指令和微程序。

适用于数据通路的可编程逻辑器件FDP100K软件系统

本软件系统是适用于第一款国产可编程逻辑器件FDP100K(FDP:FPGA for Data-Path)的实用软件开发系统.该软件系统中的各模块针对FDP100K硬件结构提出新的实现算法,尤其是后端的工艺映射和布局布线两个模块.经过完整软硬件协同测试表明:该软件系统各模块功能正确,与总控模块接口正确,与硬件对应接口正确,能高效正确地实现数据通路领域电路和其他类型电路的功能.