针对RSA算法的踪迹驱动数据Cache计时攻击研究

Cache计时攻击是旁路攻击领域的研究热点.针对滑动窗口算法实现模幂运算的RSA算法,分析了RSA算法访问驱动Cache计时攻击的难点,建立了踪迹驱动数据Cache计时攻击模型.在攻击模型与原有踪迹驱动计时攻击算法的基础上,利用幂指数与操作序列的相关性、窗口大小特征和预计算表索引值与窗口值的映射关系,提出了一种改进的幂指数分析算法,并给出了利用幂指数dp和dq的部分离散位恢复出私钥d的格攻击过程.利用处理器的同步多线程能力实现了间谍进程与密码进程的同步执行,针对OpenSSL v0.9.8b中的RSA算法,在真实环境下执行攻击实验.实验结果表明:新的分析算法大约能够获取512位幂指数中的340位,比原有算法进一步降低了密钥恢复的复杂度;同时对实际攻击中的关键技术以及可能遇到的困难进行分析,给出相应的解决方案,进一步提高了攻击的可行性.

共享多端口数据Cache结构:SMPDCA

随着半导体工艺技术的飞速发展 ,单芯片多处理器 (Single- Chip Multiprocessor,SCMP)结构将是一条提高处理器性能的有效途径 .该文在分析 SCMP结构的特点的基础上 ,提出了 SCMP的一种结构实现 :共享多端口数据 Cache结构 (Shared Multi- Ported Data Cache Architecture,SMPDCA) .SMPDCA结构具有三个突出的优点 :最小的通信延迟、没有 Cache一致性维护开销和数据 Cache命中率提高 .模拟结果表明 ,与数据 Cache私有的结构相比 ,SMPDCA结构的突出优点使得应用程序的性能得到了明显的提高 ,特别是对于改善处理器之间的通信与交互比较多的应用程序的性能具有最为明显的效果 .

TTA结构数字信号协处理器数据Cache的设计与实现

论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。

基于Load重用的低功耗数据Cache设计

针对嵌入式处理器中数据Cache功耗显著的特点,提出了一种基于Load重用的低功耗数据Cache设计方法.通过保存Load指令从数据Cache中取回的数据,实现了随后Load指令对该数据的重新使用,从而减少了数据Cache的访问次数,有效降低了数据Cache的功耗.在SuperV_EF01DSP上的实验结果显示,采用该方法后,在处理器性能没有损失的情况下,数据Cache功耗平均降低29.48%,面积仅增加0.64%.

“龙腾R2”微处理器数据cache的设计与实现

集成电路制造工艺的迅猛发展为设计高性能微处理器系统打下基础,自主研发高性能微处理器在我国具有很重要的意义。在微处理器的体系结构设计中,"存储墙"问题是很多设计者将面对的难题。以前的研究证明了片上cache是解决处理器与主存储器之间的速度差异的有效措施之一,是片内存储系统中最关键的部分。因而,设计与系统相匹配的cache对于处理器整体性能的提升有很大的帮助。针对航空应用领域,西北工业大学航空微电子中心自主研发设计了32位嵌入式RISC微处理器"龙腾R2",考虑到其应用特性,提出了一种支持多机系统的数据cache的设计方案;讨论了其RAM组织结构、高速缓存一致性、监听协议等。介绍了具体设计实现,包括控制通路和数据通路的设计;并且提出了优化的设计方法,保证了数据cache的低功耗。目前芯片已经成功流片,采用CMOS0.18μm工艺实现,芯片面积为4.8×5.2mm2,主频达到233MHz。

一种数据Cache的设计和验证

Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能,设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义。描述了DSP芯片中一种高性能低功耗的数据Cache。这种Cache可以通过增加具备重装功能的Line Buffer来减少处理器对Cache的访问频率,从而降低Cache功耗。通过FFT、AC3、FIR三种基准程序测试表明,Line Buffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。

多处理机系统中数据Cache的一种优化设计

目前Cache仍是高性能处理器解决CPU和存储器速度差异问题的有效措施之一。本文简要介绍了一种支持多机系统的32位RISC微处理器“龙腾”R2存储单元的体系结构,着重讨论了数据Cache的优化设计,包括为保证支持存储一致性的MEI协议的实现。仿真综合证明,该设计满足处理器的要求。

基于超窄数据的低功耗数据Cache方案

降低耗电量已经成为当前最重要的设计问题之一.现代微处理器多采用片上Cache来弥合主存储器与中央处理器(CPU)之间的巨大速度差异,但Cache也成为处理器功耗的主要来源,设计低功耗的Cache存储体变得越来越重要.仅需要很少的几位就可以存储的超窄数据(VNV)在Cache的存储和访问中都占有很大的比例.据此,提出了一种基于超窄数据的低功耗Cache结构(VNVC).在VNVC中,数据存储体被分为低位存储体和高位存储体两部分.在标志位控制下,用来存放超窄数据的高存储单元将被关闭,以节省其动态和静态功耗.VNVC仅通过改进存储体来获得低功耗,不需要额外的辅助硬件,并且不影响原有Cache的性能,所以适合于各种Cache组织结构.采用12个Spec2000测试程序的仿真结果表明,4位宽度的超窄数据可以获得最大的节省率,平均可节省动态功耗29.85%、静态功耗29.94%.

可交换数据Cache结构的CMP:EDCA-CMP

随着集成电路工艺技术的飞速发展,单芯片多处理器(Single-chip Multiprocessor,CMP)结构将是一种有效利用片上晶体管资源、提高系统性能的有效途径.CMP中各个内核通过共享同级存储装置共享数据,如共享一级Cache,共享二级Cache等.可交换数据Cache结构的CMP(Exchangeable Data Cache Architecture,EDCA-CMP)通过交换一级数据Cache的内容共享数据Cache,降低对下级存储的访问延迟,提高数据Cache的命中率,获得较高的性能.

基于亚阈值漏电流的数据Cache低功耗控制策略研究

随着工艺尺寸及处理器频率的提高,Cache的功耗已经成为处理器功耗的重要来源,数据Cache的亚阈值漏电流功耗在总功耗中的比重也在上升;提出一种通过降低未被访问的Cache line的亚阈值漏电流功耗来降低整个数据Cache功耗的控制策略;该策略对所有Cache line周期性地提供低电压,从而降低了SRAM单元的亚阈值漏电流;当某一行被访问时,提供正常的电压,直到下一次被周期性地控制提供低电压;仿真结果显示,此策略以较少的硬件代价和访问延迟显著地降低了数据Cache的亚阈值漏电流功耗。

基于WishBone总线Cache数据一致性方案

Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充,实现了对MOESI协议支持。本设计采用SMIC公司的0.18um工艺标准单元库,经仿真测试在400MHz主频下达到设计要求。

Caché数据库中数据的存储及其查询优化

Caché数据库的多维数据模型可以存储丰富的数据,在处理复杂的医疗数据时减少了表连接等处理过程,从而使多维数组能更快地存取数据。与主流的Oracle和SQL server等关系型数库相比,Caché主要在其存储结构上有很大的不同,Caché主要是以Global的形式存储数据,依据M语言开发应用程序。首先,介绍了Caché数据库中数据的存储形式;然后,展示了在医院HIS系统应用过程中Caché数据库中数据查询的几种方式及应用场合;最后,总结Caché数据库中SQL优化的几种办法。结果表明,Caché数据库具有更高的灵活性,适用于多种应用场合,而且在采用优化的查询方案后查询效率提高了很多倍。

树结构算法改善Cache数据库构建医院质控平台

根据医院科室报表分类设计,利用关系数据库和Java Script开发网页版科室树型结构后台,结合报表工具及Cache数据库挖掘医院信息系统数据,反馈质控指标信息和统计分析结果,并构建医院质控监管平台。结果表明,这种异构的方法弥补Cache在底层数据表达的不足,满足医院质控指标的管理要求,实现医疗质控。

基于B/S模式Cache数据库的PIVAS信息系统开发与应用

针对传统静脉药物配置工作中的不足,为能达到合理用药、无菌配置、降低输液不良反应、减轻临床护理负担的目的,提出基于B/S(Browser/Server)模式Cache数据库的信息化解决方案。对B/S模式、Cache数据库进行了简单介绍,并对PIVAS信息系统的基本功能、工作流程和实现的关键技术进行了详细的阐述。

基于Cache数据库的CHIS设计与实现

我国十分关注卫生医疗服务的发展,采取一系列的措施促进基层医疗服务的发展。而社区医疗卫生服务是我国医疗体系最基本的单位,直接关系到社区居民的基础性医疗需求。文章主要针对基于Cache数据库的CHIS设计与实现进行分析,并对其设计要点和功能模块进行重点介绍,以更好地实现社区医疗卫生服务。

S698M SoC芯片中Cache控制器的设计与实现

高速缓冲存储器Cache在微处理器中已经成为至关重要的一部分,它的使用能有效地缓和CPU和主存之间速度匹配的问题。本文以32位S698M微处理器的高速缓冲存储器Cache为例,分析了Cache的体系结构和关键技术,阐述了S698M中Cache的基本访存过程。该芯片已采用新加坡特许半导体0.18微米CMOS工艺流片成功。

DOOC:一种能够有效消除抖动的软硬件合作管理Cache

作为弥补处理器和主存之间速度巨大差异的桥梁,Cache已经成为现代处理器中不可或缺的一部分.经研究发现,传统Cache单独使用硬件进行管理,使用固定的Cache策略和一致性协议难以适应程序中数据访存模式的多样性,容易造成Cache抖动,以致影响性能.提出了一种新的软硬件合作管理Cache——面向数据对象Cache(data-object oriented cache,DOOC).DOOC动态地为程序中的数据对象分配Cache段,并且动态变化段容量、段内相联度、块大小和一致性协议,从而适应数据访存模式的多样性.还介绍了DOOC软件管理的编译方法以及面向数据对象的预取机制.分别使用CACTI和基于LEON3处理器的实验平台对DOOC的硬件开销进行评估,验证了DOOC的硬件可实现性.还使用软件模拟的方式分别测试了DOOC在单核和多核处理器平台上的性能.在单核处理器上对15个基准测试程序的评测结果表明,与传统Cache相比,DOOC失效率平均降低44.98%(最大降低93.02%),平均加速比为1.20(最大为2.36).同时,通过在4核处理器平台上运行NPB的OpenMP版本测试程序,失效率平均降低49.69%(最大降低73.99%).

基于Caché数据库的中医诊断数据挖掘应用研究

概述了基于Caché数据库的中医诊断数据挖掘应用研究的基本思路与方法,表达了以"证候-证素-证型辨证统一体系"为切入点开展中医诊断研究的可达到的目标。通过建立通用病历信息文件结构,整合数据挖掘工具,搭建了一个用于开展中医诊断研究的数据挖掘科研平台,为科学深入地开展中医诊断研究提供了一种途径。

Caché数据库在医院信息系统中的优势

通过对医院信息系统所使用的数据库的分析,指出目前医院信息系统所使用的主流数据库所存在的问题,并针对Caché数据库的特点进行研究,结果表明相对目前正在使用的关系型数据库而言,Caché数据库具有一定的优势,尤其是在管理医疗数据方面其优势更明显。

Caché数据库通讯协议安全性分析系统

Intersystems公司的Caché数据库是一个专业的商业数据库管理系统,广泛应用于工业领域,特别是在医疗保健领域占有很大的市场份额。Caché数据库的通讯协议是私有的,这使得对Caché远程客户端和Caché数据库之间通讯消息的审计工作变得很困难。文章设计并开发了一种分析系统,通过网络旁路监听Caché客户端和服务器之间传输的数据包,并从截获的数据包中过滤出详细的数据库操作信息。通过大量的实验证明协议分析系统审计Caché数据库操作方法的正确性。文章提出的协议分析器能实现对远程客户端行为的分析,并支持对Caché数据库操作的管理和审计。