宽带数控延时线芯片研究

数控延时线芯片通常被应用于微芯片-微计算机-微电子学的电路设计开发与测试技术中。为了达到高的电阻延迟精度和大量的延迟度,设计一款有小尺寸和优异微波性能的Ga As微波单片集成数控实时延迟线电路。电路芯片选用Ga As PHEMT材料和单片微波集成工艺实现,采用电路与电磁场相结合的方式设计仿真实验,对外延材料进行优化。通过测试,电路比传统设计体现出更更好的回波损耗和更小的回波插入损耗波动,验证了砷化物微波单片集成电路的设计理论,为砷化镓微波集成电路的设计提供了重要线索。

无线电引信接收机测试难点及解决途径

针对某型号无线电引信接收机测试设备研制,对测试中遇到的技术难点进行了探讨,给出了解决途径。研制的难点体现在ns级高速度脉冲调制、ns级时序与宽度可调节多路脉冲生成,脉冲多普勒调制信号大范围量程调节与泄漏脉冲电路模拟。其中的泄漏脉冲叠加到脉冲多普勒信号的功能,成功地模拟了引信科研生产中特定现象,在测试设备研制中属首次。测试结果和使用情况表明,所研制的设备达到了预期的技术要求,满足使用。方法在类似型号无线电引信接收机测试测试中具有参考意义。

一种结合施密特频率选择器的DLL型90°移相器

为了应对传统延时锁相环(Delay locked loop,DLL)的谐波锁定问题,提出一种结合施密特频率选择器的DLL型90°移相器.采用施密特频率选择器和双数控延时线结构,有效提高该移相器的锁定频率范围.另外,提出的施密特频率选择器能有效抑制输入时钟频率噪声,使移相器稳定工作.在SMIC 55 nm CMOS工艺下流片,工作电压1.2 V,版图有效面积为0.131 mm^2.测试结果表明,提出的移相器在250 MHz到800 MHz频率范围内稳定工作;800 MHz时,功耗为5.98 mW,且90°相移时钟的抖动峰峰值和均方根值分别是25.9 ps和2.8 ps.

一种无毛刺DLL型90°移相器设计

延时锁相环(delay look loop,DLL)型90°移相器广泛应用于双倍数据率同步动态存储器(double data rate synchronous dynamic random access memory,DDR SDRAM)中对时钟信号进行90°相移,实现数据双沿采样,以提高数据传输速率.数控延时线是DLL型90°移相器的重要组成部分.为解决传统数控延时线在延时调节过程中产生毛刺的问题,分析了传统数控延时线产生毛刺的原因,并提出一种结合锁存器和时钟门控单元的无毛刺数控延时线.引入锁存器和时钟门控使该无毛刺数控延时线的数字控制信号有序进行状态切换,达到抑制毛刺产生的目的.另外,将提出的无毛刺数控延时线应用于DLL型90°移相器中,成功消除了90°相移时钟的毛刺.设计采用SMIC 65 nm工艺来实现,供电电压为1.2 V,版图面积为0.018 mm^2,用HSPICE进行仿真,结果表明:该移相器的工作频率范围为217 MHz^1 GHz,工作在1 GHz时,功耗为2.8 mW;供电电压添加100 MHz 30 mV正弦波噪声时,90°相移时钟的抖动峰峰值和均方根值分别为17.77 ps和5.16 ps.而且,移相器在进行工艺、电压、温度(process-voltage-temperature,PVT)跟随调节过程中,输出的90°相移时钟可有效避免毛刺问题.

引信点目标视频回波模拟器距离模拟电路设计

针对某伪码调相PD引信点目标视频回波模拟器的要求,提出了基于现场可编程门阵列(FPGA)与片外精密数控可编程延时线两级延时技术的引信点目标视频回波模拟器距离模拟电路的设计及实现方案。该距离模拟电路具有调整动态范围大、精度高等特点。调试表明,该电路能够满足精密测试引信截止距离的要求。