高性能桶形整数加法器的设计

为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果表明,该桶形整数加法器在面积少量增加的基础上,速度提高明显。

快速浮点加法器的优化设计

运算器的浮点数能够提供较大的表示精度和较大的动态表示范围 ,浮点运算已成为现代计算程序中不可缺少的部分。浮点加法运算是浮点运算中使用频率最高的运算 ,因此 ,浮点加法器的性能影响着整个CPU的浮点处理能力。文中从分析浮点加减操作的基本算法入手 ,介绍了一种新的算法 ,即三数据通道浮点加法算法 ,并着重介绍了整数加法器和移位器的设计 ,对 32位浮点加法器的设计进行了优化。

整数模加器的一种硬件设计方法

在深入分析模加运算的实现基础上，提出了一种模加运算的实现方案，并论证了该方案的正确性。基于这种实现方案，设计并验证了一块实现16位模加运算的逻辑电路，仿真结果表明了电路的正确性和设计方案的可行性。