期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于FPGA的PLL频率合成器
1
作者 何文俊 杨冬晓 +2 位作者 于洪珍 李鹏 徐小民 《信息化纵横》 2009年第10期69-71,共3页
应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1kHz~999.5kHz,步进频率可达到0.5kHz。与以前的教学实验装置相比,系统在性能指标、直观性等方面都有所提高,不仅可以用于教学实验... 应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1kHz~999.5kHz,步进频率可达到0.5kHz。与以前的教学实验装置相比,系统在性能指标、直观性等方面都有所提高,不仅可以用于教学实验,还可以用作频率源、频率计。 展开更多
关键词 FPGA PLL 整数频率合成器
下载PDF
小数频率合成器介绍
2
作者 David Yu 《世界电子元器件》 2003年第8期28-28,共1页
频率合成器是从一个或多个参考频率中产生多种频率的器件,频率合成器在无线通信中有着广泛的应用.本文主要介绍采用最新技术的小数频率合成器以及其相对于整数频率合成器的优点.
关键词 小数频率合成器 锁相环 整数频率合成器 相位噪声 调整时间
下载PDF
低噪声整数频率合成芯片的设计 被引量:1
3
作者 蒋永红 李晋 《半导体技术》 CAS CSCD 北大核心 2014年第5期341-346,共6页
设计了一个锁相环频率合成芯片。该芯片集晶体振荡电路、鉴频鉴相器、电荷泵、分频器、低通环路滤波器和压控振荡器(VCO)等电路于一体。详细分析了频率综合器中的各个关键模块,利用MATLAB软件优化环路参数,简化了电荷泵、VCO和片内... 设计了一个锁相环频率合成芯片。该芯片集晶体振荡电路、鉴频鉴相器、电荷泵、分频器、低通环路滤波器和压控振荡器(VCO)等电路于一体。详细分析了频率综合器中的各个关键模块,利用MATLAB软件优化环路参数,简化了电荷泵、VCO和片内环路参数的相关设计。最后,给出了芯片照片和流片测试结果,验证了设计方法和电路设计的正确性。该芯片在0.35p.mCMOS工艺下进行了流片,测试结果表明,电源电压3V,电流25mA,芯片面积为5.4mm。(3000μm×1800μm)。输出频率0.8~1.2GHz,步进50MHz,单边带相位噪声优于-106dBc/Hz@1kHz,-106dBc/Hz@10kHZ,-115dBc/Hz@100kHZ,-124dBc/Hz@1MHz,-140dBc/Hz@10MHz. 展开更多
关键词 整数频率合成器 电荷泵 射频CMOS工艺 微波单片集成电路(MMIC)
下载PDF
COMPARISON OF SIGMA-DELTA MODULATOR FOR FRACTIONAL-N PLL FREQUENCY SYNTHESIZER
4
作者 Mao Xiaojian Yang Huazhong Wang Hui 《Journal of Electronics(China)》 2007年第3期374-379,共6页
This paper investigates the design of digital Sigma-Delta Modulator (SDM) for fractional-N frequency synthesizer. Characteristics of SDMs are compared through theory analysis and simulation. The curve of maximum-loop-... This paper investigates the design of digital Sigma-Delta Modulator (SDM) for fractional-N frequency synthesizer. Characteristics of SDMs are compared through theory analysis and simulation. The curve of maximum-loop-bandwidth vs. maximum-phase-noise is suggested to be a new criterion to the performance of SDM,which greatly helps designers to select an appropriate SDM structure to meet their real application requirements and to reduce the cost as low as possible. A low-spur 3-order Mul-tistage Noise Shaping (MASH)-1-1-1 SDM using three 2-bit first-order cascaded modulators is proposed,which balances the requirements of tone-free and maximum operation frequency. 展开更多
关键词 FRACTIONAL-N Frequency synthesizer Phase Locked Loop (PLL) Sigma-Delta Modulator(SDM)
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部