期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
斜坡电压法评价栅氧化层TDDB寿命 被引量:1
1
作者 肖金生 G.Kervarrec 《电子产品可靠性与环境试验》 1995年第1期25-29,共5页
随着MOS集成电路向深亚微米方向发展,栅氧化层的电场强度越来越高,与时间有关的介质击穿(TDDB)效应成了更突出的可靠性问题.对栅氧化层TDDB寿命的评价一直受到人们的重视.主要评价方法有恒定电压法、恒定电流法和斜坡电压法.恒定电压法... 随着MOS集成电路向深亚微米方向发展,栅氧化层的电场强度越来越高,与时间有关的介质击穿(TDDB)效应成了更突出的可靠性问题.对栅氧化层TDDB寿命的评价一直受到人们的重视.主要评价方法有恒定电压法、恒定电流法和斜坡电压法.恒定电压法具有理论完善、所需仪器简单的优点.但由于栅氧化层的TDDB寿命主要取决于氧化层中的缺陷状况,随机性很大,很难选择合适的试验电压,大大限制了它的应用.恒定电流法也存在类似的问题.新的评价方法是斜坡电压法,它是在栅氧化层上施加从零伏开始随时间线性增加的电压。 展开更多
关键词 栅氧化层 TDDB 寿命 MOS集成电路 斜坡电压法
下载PDF
一种GaAs基Si3N4薄膜斜坡电压测试方法及其应用
2
作者 林锦伟 《半导体技术》 CAS 北大核心 2020年第11期899-904,共6页
为快速、准确地评估Si3N4薄膜的可靠性,参照联合电子设备工程委员会(JEDEC)的相关标准,采用斜坡电压法在5 V/s和0.5 V/s两种加压速率下对厚度为100 nm的GaAs基Si3N4薄膜进行测试,测试样品的总面积不小于20 cm2。结合斜坡电压法的测试结... 为快速、准确地评估Si3N4薄膜的可靠性,参照联合电子设备工程委员会(JEDEC)的相关标准,采用斜坡电压法在5 V/s和0.5 V/s两种加压速率下对厚度为100 nm的GaAs基Si3N4薄膜进行测试,测试样品的总面积不小于20 cm2。结合斜坡电压法的测试结果,评估该Si3N4薄膜生产工艺的可靠性风险程度和Si3N4薄膜的耐压水平、缺陷密度和良率水平,并且为经时击穿(TDDB)线性电场模型预估Si3N4薄膜的寿命提供可靠数据。结果表明,当目标良率为99.99%时,5 V/s和0.5 V/s下Si3N4薄膜的耐压值分别为23 V和18 V;当目标良率为95%时,5 V/s和0.5 V/s下Si3N4薄膜的耐压值分别为87 V和82 V。另外,该Si3N4薄膜的非本征击穿比例为0.11%,该类型的击穿数据可用于评估生产工艺的可靠性风险程度。 展开更多
关键词 斜坡电压法 SI3N4 击穿电压 可靠性 经时击穿(TDDB)
下载PDF
薄栅氧化层斜坡电压TDDB寿命评价 被引量:2
3
作者 王茂菊 李斌 +2 位作者 章晓文 陈平 韩静 《微电子学》 CAS CSCD 北大核心 2005年第4期336-339,共4页
随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。文章着重于薄栅氧化层TDDB可靠性评价的斜坡电压试验方法的研究,基于斜坡电压实验,提取模... 随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。文章着重于薄栅氧化层TDDB可靠性评价的斜坡电压试验方法的研究,基于斜坡电压实验,提取模型参数,分别利用线性场模型和定量物理模型,外推出工作电压下栅氧化层的寿命。通过分析斜坡电压实验时氧化层的击穿过程,提出斜坡电压实验时利用统一模型外推栅氧化层的寿命比较合适。 展开更多
关键词 薄栅氧化物 经时绝缘击穿 斜坡电压法 可靠性 寿命
下载PDF
薄栅氧化层斜坡电压TDDB击穿参数的研究
4
作者 王茂菊 李斌 +2 位作者 章晓文 陈平 韩静 《电子器件》 EI CAS 2006年第3期624-626,634,共4页
随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的TDDB,测出斜坡电压时氧化层的击穿电... 随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的TDDB,测出斜坡电压时氧化层的击穿电压、击穿电荷以及击穿时间,研究了斜坡电压情况下,栅氧化层击穿电荷、击穿电压和外加电压斜率等击穿参数间的依赖关系。 展开更多
关键词 薄栅氧化物 TDDB 斜坡电压法 击穿参数
下载PDF
不同栅介质工艺对4H-SiC MOS电容可靠性的影响
5
作者 谭永亮 刘佳佳 +1 位作者 张力江 李波 《电子技术与软件工程》 2021年第11期97-99,共3页
本文研究了氮掺杂、磷掺杂、磷掺杂与Si3N4复合介质相结合三种不同栅介质工艺对SiC MOS电容可靠性的影响。通过I-V特性测试及经时击穿(TDDB)测试评价不同栅介质工艺的SiC MOS电容可靠性。结果表明,将磷掺杂工艺和SiO2/Si3N4复合栅介质结... 本文研究了氮掺杂、磷掺杂、磷掺杂与Si3N4复合介质相结合三种不同栅介质工艺对SiC MOS电容可靠性的影响。通过I-V特性测试及经时击穿(TDDB)测试评价不同栅介质工艺的SiC MOS电容可靠性。结果表明,将磷掺杂工艺和SiO2/Si3N4复合栅介质结合,能有效提升栅介质的绝缘性和寿命,其中磷掺杂处理很好地钝化了SiC/SiO2界面处的碳团簇和界面态,而Si3N4介质能有效提高器件的绝缘性。将两者相结合,I-V特性测试的击穿场强达到14.5MV/cm-1,TDDB测试结果表明在0.2MV/cm·s的斜坡电压下,经过78s后样品击穿。 展开更多
关键词 碳化硅 金属氧化物半导体电容 磷掺杂栅介质工艺 经时绝缘击穿 斜坡电压法 可靠性
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部