硅通孔三维互连与集成技术

随着电子技术的高速发展,更高密度、更小型化、更高集成化以及更高性能的封装需求给半导体制造业提出了新的挑战。由于物理限制,芯片的功能密度已达到二维封装技术的极限,不能再通过减小线宽来满足高性能、低功耗和高信号传输速度的要求;同时,开发先进节点技术的时间和成本很难控制,该技术的成熟需要相当长的时间。摩尔定律已经变得不可持续。为了延续和超越摩尔定律,芯片立体堆叠式的三维硅通孔(TSV)技术已成为人们关注的焦点。综述了TSV结构及其制造工艺,并对业内典型的TSV应用技术进行了分析和总结。

无凸点混合键合三维集成技术研究进展

数字经济时代,高密度、低延迟、多功能的芯片是推动人工智能、大模型训练、物联网等高算力需求与应用落地的基石。引线键合以及钎料凸点的倒装焊存在大寄生电容、高功耗、大尺寸等问题,使传统封装难以满足窄节距、低功耗、小尺寸的应用场景。无凸点混合键合技术能够实现极窄节距的互连,在有效避免倒装焊凸点之间桥连短路的同时降低了寄生电容,减小了封装尺寸和功耗,满足了高性能计算对高带宽、多功能的要求。对无凸点混合键合技术所采用的材料、键合工艺与方法以及当前在三维集成中的应用展开介绍,并对其发展趋势进行了展望。

嵌入TMV转接板的扇出型三维封装集成技术研究

本文研究了一种嵌入TMV转接板的晶圆级扇出型封装技术,并成功应用于三维封装集成中。该技术首先通过热机械仿真对重构晶圆的翘曲及封装体的应力分布情况进行模拟;之后通过机械打孔、电镀等工艺制备尺寸、阵列数量均可定制化设计的独立TMV转接板。将TMV转接板与芯片通过晶圆级封装中的塑封、减薄、再布线、BGA植球等工艺制备具有双面再布线的封装体;然后通过倒装回流焊工艺将不同封装体的焊球与焊盘互相连接构筑三维集成封装体,以进一步拓展在三维集成中的应用,SEM图像和通断测试结果说明上述封装体具备良好的互连特性;最后对三维集成封装体进行了可靠性测试,优良的电性能结果表明封装体具备高可靠性。三维集成封装工艺的开发和可靠性试验表明嵌入TMV转接板的三维封装集成工艺稳定可靠,为三维集成提供了新的解决方案。

异构集成互连接口研究综述

随着集成电路向后摩尔时代发展,异构集成技术成为微电子的新兴方向,异构集成互连接口作为异构集成技术的关键,对异构集成芯片和系统至关重要。为进一步推进异构集成互连接口的实现,分析了现有异构集成芯片和系统的结构,将异构集成技术总结为小芯粒拼接大芯片、大芯片拼接大芯片、晶圆级芯片及晶圆级系统4个技术路线,并对不同技术路线下异构集成互连接口特性进行了总结和对比,阐述了当前产业界和学术界围绕异构集成互连接口的研究现状及存在的问题,最后给出了异构集成互连接口的未来发展趋势和需具备的技术特征。

浅谈超导量子比特封装与互连技术的研究进展

基于超导量子电路的量子计算技术已经在退相干时间、量子态操控和读取、量子比特间可控耦合、中大规模扩展等关键技术上取得大量突破,成为构建通用量子计算机和量子模拟机最有前途的候选技术路线之一。在介绍超导量子比特原理的基础上,结合自主创新成果,对国内外超导量子比特封装与互连技术的发展进行评价,并重点探讨了超导量子比特三维集成封装解决方案以及与外部稀释制冷机测控线路的高密度互连方案,为尽快缩小与国外超导量子计算机的差距提供超导量子比特封装与互连技术支撑。

三维单片高频微波集成电路的封装技术

本文详细介绍了当前各种高频微波电路的封装模型,以及分析这些模型的场分析方法和分布网络分析方法。为了减少微波封装电路的插入和反射损耗,各种改进的加工技术被引入。

用于系统级封装和3D互连的圆片间及芯片-圆片的集成技术

系统级封装和3D互连的技术可行性及其潜力，近年来在得到了详尽的分析和业界广泛的认可。目前的热点聚集在新颖的制造和集成方案方面，它要求同时满足经济性和技术要求。尽管系统级封装和3维互连的基本原理十分相似，但其广泛的应用范围需要各种各样的制造工艺。

IC裸芯片组的积木式平面互连技术——无封装系统集成研究

本研究项目针对手机、MP4等便携式电子产品对IC芯片的高密度封装需求,采用最新的国家发明专利‘裸芯片积木式封装方法’,将在同一块印制板上的集成电路裸芯片像积木一样挤紧嵌入在PCB中,用半导体光刻工艺进行芯片间以及芯片和PCB间的直接平面互连,完成电子整机板的制造过程。采用该方法可使电子整机芯片模板的体积缩小5到20倍。本文对该项专利发明的研究内容、技术创新点、工艺实施方案及典型应用等进行了较详细的介绍。

电力电子集成模块的封装结构与互连方式的研究现状

分析了传统大功率电力电子器件普遍采用的封装结构和互连方式存在的问题,对目前电力电子集成模块的集成与封装技术进行了分类和比较,介绍了各种新型封装结构与互连方式的原理、结构和设计方法。

集成电力电子模块封装的关键技术

封装技术直接影响到集成电力电子模块(Integrated Power Electronics Module,IPEM)的电气性能、EMI特性和热性能等,被公认为未来电力电子技术发展的核心推动力。介绍了IPEM封装的结构与互连和基板技术等关键技术及研究现状,分析了已存在的薄膜覆盖封装技术等三维IPEM封装技术,讨论了IPEM封装的发展趋势,最后指出我国IPEM封装技术研究的限制因素与对策。

三维集成技术的现状和发展趋势

给出了三维技术的定义,并给众多的三维技术一个明确的分类,包括三维封装(3D-P)、三维晶圆级封装(3DWLP)、三维片上系统(3D-SoC)、三维堆叠芯片(3D-SIC)、三维芯片(3D-IC)。分析了比较有应用前景的两种技术,即三维片上系统和三维堆叠芯片和它们的TSV技术蓝图。给出了三维集成电路存在的一些问题,包括技术问题、测试问题、散热问题、互连线问题和CAD工具问题,并指出了未来的研究方向。

基于硅基MEMS三维集成技术的片式多波束发射前端

基于多波束发射前端的相控阵,具有波束灵活扫描和多目标同时通信的能力,是低轨互联网通信卫星的重要微波子系统。采用硅基MEMS三维异构集成技术,将多个微波单片集成电路MMIC(Monolithic Microwave Integrated Circuit)和硅基MEMS功分交叉网络等无源结构一体化集成,实现了一种K频段8波束32通道瓦片式相控阵发射前端。该器件由五个硅基封装模块堆叠而成,不同封装模块之间通过植球(金球凸点及铅锡焊球)的方式互连,内部通过TSV通孔技术实现垂直互连。为展示其性能,制备了19 GHz-21 GHz频段的样件,尺寸为16.25 mm×14.25 mm×6.3 mm。经测试,单通道发射增益≥18 dB,输入输出端口驻波≤2.0,同时具备6位数控移相和5位数控衰减功能。

系统级封装(SiP)集成技术的发展与挑战

系统级封装集成技术是实现电子产品小型化和多功能化的重要手段。国际半导体技术发展路线已经将SiP列为未来的重要发展方向。本文从新型互连技术的发展、堆叠封装技术的研究、埋置技术的发展以及高性能基板的开发等方面概述了系统级封装集成技术的一些重要发展和面临的挑战。

三维(3D)互连校准型晶圆片压焊技术

本文对有发展前途的三维(3D)技术平台进行简要回顾,说明采用校准型晶圆片压焊技术的晶圆片级三维(3D)集成。重点强调了胶粘剂晶圆片压焊技术,分别叙述了3D集成、校准型晶圆片压焊、多芯片互连、晶圆片校准和晶圆片级3D ICs的关键性问题,并对所获得的结果进行综述。

三维存储芯片堆叠封装技术探研

新的3D封装设计能够简化诸如I/O再分布、侧墙绝缘、侧墙互连和封装成形等工艺;采用机械芯片3D封装原型成功地进行了验证,创建了最新设计的三维(3D)存储芯片堆叠封装。3D封装的制造工艺包括:把晶圆切割成为芯片分段;包含侧墙绝缘的芯片钝化;在原始I/O焊盘上的通道开口;从中心焊盘到侧墙的再分配;采用聚合物胶粘剂的裸芯片堆叠技术;侧墙互连技术;焊球粘附。与传统3D封装相比,在此新的3D封装设计中,进行了显著的改进。此新研发封装的特点是:在芯片的I/O再分布之前,完成芯片的侧墙绝缘,这形成了芯片相对于晶圆更高的集成度;以及在随后的制造步骤中显著的工艺简化。按照此设计,可得到与传统晶圆设计相比,芯片对封装面积的比为100%。不会造成邻近芯片的任何损失,这在传统3D封装设计的I/O再分布工艺期间是常常发生的。证明3D堆叠式封装原型的机械完整性,完全满足JEDECⅢ级和85℃/85%试验的各项要求。

面向三维集成应用的Cu/SiO_(2)晶圆级混合键合技术研究进展

Cu/SiO_(2)混合键合技术被认为是实现芯片三维集成和高密度电学互连的理想方案,但由于其需兼顾介质和金属两种材料的键合,目前鲜有自主开发且工艺简单、成本低廉的混合键合方案的报道。文章归纳了现有的晶圆级键合技术,包括直接键合、活化键合以及金属固液互扩散键合,分析了其应用于混合键合技术的可能性。进一步总结了近年来部分Cu/SiO_(2)混合键合技术的研究进展,从原理上剖析该工艺得以实现的关键,为国内半导体行业占领此高端领域提供一定的参考。

适用于先进电子封装技术的低熔点高熵钎料SnPbInBiSb与铜基板的界面反应

随着人工智能和物联网技术的迅速发展,电子器件多功能化、微型化的需求日益高涨,具有高密度互连结构的三维封装技术可以很好地解决这些问题。在三维封装中芯片通过硅通孔、微凸点、C4焊点以及BGA焊点进行垂直堆叠互连。为了提升垂直互连的可靠性,三维封装中采用梯度焊点进行封装。通常将焊点按照工艺温度分成3个层级,第一、二、三级焊点的工艺温度分别约为300℃、200℃、150℃。Sn-Bi共晶钎料作为常见的低温焊料,有望运用在第三级焊点中,但Sn-Bi共晶钎料焊点脆性大且抗热疲劳性差,焊点易失效。业界亟需低温高可靠性钎料替代Sn-Bi共晶钎料,提升低温焊点的长期服役可靠性。

三维互连集成CMOS IC

同Raytheon Vision Systems公司合作，硅焊接工艺开发者Zi Dtronix公司证明了其直接焊接互连（Direct Bond Interconnect，DBI）技术可以和多层CMOS IC工艺相兼容，该技术可以使硅和其他器件以三维方式焊接互连集成在一起，从而增加晶体管的信号通道密度，提高混合信号产品的功耗效率，同时，降低了成本。

我国大规模集成电路封装材料制备技术研究实现突破

在科技部“863计划”的支持下，由中国科学院化学研究所成功开发出的可用于超大规模集成电路(VLSI)先进封装材料光敏型BTPA-1000和标准型BTDA1000聚酰亚胺专用树脂，目前已申请7项国家发明专利。国内多家半导体企业和科研院所准备将这种新型树脂用于芯片及光电器件的制造，年产几十吨的工业中试装置正在建设，可望于今年7月投产。