一种新型开关电容共模反馈电路

本文设计了一种应用于CMOS全差分折叠共源共栅结构运放中的开关电容共模反馈(SC-CMFB)电路。同传统结构的SC-CMFB电路相比,该结构能够使输出共模电平具有零延迟建立的特性,同时,共模反馈电路所需的电容减少了一半,控制时序也相对简单。基于HspiceD对电路进行了仿真验证,结果表明,该结构的共模电平建立时间相对于传统结构缩短了至少六个周期。

一种动态开关电容运算放大器共模负反馈电路

本文主要介绍了一种应用于Cascode结构运放中的开关电容共模负反馈电路,它具有稳定性好、对运放频率特性影响小、不消耗额外功率等优点。对电路运用Hspice进行了模拟,并给出了模拟结果。

开关电容共模反馈理论分析

长期以来,开关电容共模反馈被广泛应用于全差分OTA中,但缺乏足够的理论分析,以至于出现设计的盲目性。本文在前人的理论分析基础上创新的提出了新的开关电容共模反馈的连续时间等效共模和差模分析模型,对开关电容共模反馈电路的共模和差模特性进行分析,进而为开关电容共模反馈电路设计提供了强有力的理论支持。

一种应用于开关电容电路的0.9V自适应偏置OTA

设计了一种应用于开关电容电路的自适应偏置的低电压、低功耗开关运算跨导放大器。采用负阻负载技术和自适应偏置技术,分别提高了放大器的增益和转换速率;采用电流镜型OTA技术降低功耗,并通过控制开关关断非工作状态下的运放电源,进一步降低了功耗。新型开关电容共模反馈电路的共模电压可在一个时钟周期内快速稳定,不增加额外功耗,不限制输出摆幅。在SMIC 0.18μm工艺下的仿真结果表明,OTA在0.9V供电下,直流增益达60dB,增益带宽积为1.81 MHz,转换速率为0.94V/μs,功耗为4.16μW。

适用于全差分运算放大器的两级共模反馈结构

针对两级全差分运算放大器对输入级和输出级不同的性能要求,设计了连续时间共模反馈电路和开关电容共模反馈电路,使运放在稳定电路直流工作点的同时提高输出摆幅。基于0.13μm CMOS混合信号工艺对电路进行仿真,结果表明,该运放两级共模反馈瞬态输出的波动范围分别为1.06 mV和2.21 mV,在2.5 V电源电压下具有91.6 dB直流开环增益,负载电容为1.5 pF时单位增益带宽为1.163 GHz。

开关电容共模反馈电路建模与实现

针对共模反馈控制信号偏低的缺点,提出1种新的主电路尾电流源结构以提高共模反馈控制信号幅值.应用时域、频域分析方法对开关电容共模反馈电路进行理论分析和推导并建立等效时域模型.在功能验证中,采用BCD工艺,以开关电容采样保持电路为例建立实际电路模型并进行仿真测试.结果证明,共模反馈电路不仅使输出差模信号毛刺减小,主电路共模抑制比增加,而且使共模反馈响应速度快、抗扰动性强、鲁棒性好.

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。

12位100MSPS CMOS双采样/保持电路

提出了一种基于时间交织原理的双采样/保持电路;分析了其相比于传统单采样技术实现高速度、高精度,同时降低功耗的优点。设计的栅压自举开关有效提高了采样的线性度。另外,为满足双采样技术的特殊应用,设计了带双边型开关电容共模反馈的全差分运放。采用SMIC0.18μmCMOS工艺仿真设计的双采样/保持电路可实现12位采样精度、100 MSPS采样速率、92.34 dB线性度和29 mW功耗的高性能。

一种高增益大带宽的增益自举型折叠共源共栅放大器设计

提出了一种应用于高速高精度流水线ADC中的高增益大带宽的增益自举型全差分折叠共源共栅放大器.放大器采用0.18 μm 1P6M CMOS工艺.通过仔细的设计运放的单位增益带宽和极零点改善其闭环稳定性.仿真结果表明:放大器的直流增益为93 dB,单位增益带宽为1.8 GHz,在输出共模电压范围为0.6 V^1.2 V内,放大器的直流增益大于88 dB.整个芯片的版图面积为96μm×120μm.

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计

本文基于SIMC0.18μmCMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路(CMFB)稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1.8V电压下,运算放大器的直流开环增益为62.1dB,单位增益带宽达到920MHz。

一种用于流水线ADC的CMOS运算放大器的设计

设计了一种全差分高速高增益的CMOS运算跨导放大器。该放大器采用了折叠式共源共栅结构,并用增益自举技术提高运算放大器的直流增益。为了实现较大的输出电压摆幅和较低的电路直流功耗,主运放采用了开关电容共模反馈。该放大器可用于10位50MHz的流水线ADC电路中。基于CSMC0.5工艺库,电源电压3.3V,仿真结果表明,在5p的负载电容下,运算放大器的增益为106dB,单位增益带宽为371MHz。

一种高增益带宽CMOS全差分运算放大器的设计

介绍了一种采用折叠式共源共栅结构的高增益带宽全差分运算放大器的设计和实现,详细讨论了折叠式共源共栅放大器的电路结构、共源共栅偏置电路,以及开关电容共模反馈电路(SCCMFB)。电路的设计基于CSMC 0.5μm DPTM 5 V混合信号工艺。仿真结果表明,该电路在5V电源电压下具有64 dB直流开环增益、155 MHz单位增益带宽。通过在一款ADC电路中流片验证,该放大器达到设计指标要求。

一种改进的增益增强共源共栅放大器的设计

设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器输出共模的抖动。电路采用SMIC 0.18μm CMOS工艺,并在Cadence下对电路及版图进行了仿真,结果表明:小信号低频电压增益119.3 dB;单位增益带宽378.1 MHz;相位裕度60°。

一种全差动增益增强型跨导运算放大器

设计了一种低电压全差动增益增强CMOS运算跨导放大器。主运放为一个P管输入的折叠式共源共栅结构,两个辅助运放被设计用来提升电路的输出阻抗和开环增益。主运放采用了一种改进的开关电容共模反馈电路,有更快的建立时间和更高的精度。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计,1.8 V电压供电,仿真结果表明,运算放大器的开环直流增益为92.2 dB,单位增益带宽可达504 MHz。

高阶∑△ADC中积分器的设计

基于N阱0.6μm DPDM CMOS工艺,完成了高阶∑△ADC中第一级积分器的设计。分析了开关电容积分器的非理想特性,同时设计了一个对寄生电容不敏感的同相开关电容(SC)积分器,并特别采用旁路电容减小沟道电荷注入引起的谐波失真和噪声。在cadence下的电路仿真表明,积分器具有-104.9dB等效输入噪声;利用MATLAB进行系统仿真,∑△ADC的信号噪声畸变比(SNDR)达到100.5dB,满足系统16bit的要求。

一个用于14位采样保持电路的全差分增益增强放大器的分析和设计

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于14位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围,采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路在获得大输出摆幅的同时降低了功耗。辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用UMC Logic 0.25μm工艺,电源电压为2.5 V。Hspice仿真结果显示,在负载为15 pF的情况下,其增益为104 dB,单位增益带宽为166 MHz。

一种用于流水线ADC的高速采样保持电路

介绍了一种适用于10位80MS/s流水线模数转换器(Pipelined ADC)的采样/保持(S/H)电路。该电路为开关电容结构,以0.25μm CMOS工艺实现。采用栅源电压恒定的栅压自举开关和底极板采样技术,极大地减小了采样的非线性失真。基于该S/H电路的流水线A/D转换器在80MHz采样率下,输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为84.9dB,有效位数(ENOB)达到10位。

应用于12bit/50MHz流水线ADC的MDAC的设计

流水线ADC实现了高速度和高分辨率的很好折中,是目前应用最广泛的一种ADC。乘法型数模转换器作为流水线ADC的核心模块,实现了取样保持、减法和余差放大等功能。本文设计了一款应用于12 bit/50 MHz流水线ADC的乘法型数模转换器电路,最后给出仿真验证结果,并绘制出版图。

机电组件

Y2000-62566-119 0111243K 波段电容性微电子机械系统开关=K-band capaci-tive MEMS-switches[会,英]/Ulm,M.& Walter,T.//2000 IEEE Topical Meeting on Silicon MonolithicIntegrated Circuits in RF Systems,Digest of Papers.—119～122(EC)Y2000-62566-123 0111244MEMS 电容性开关高频分析的数字方法=Numericalmethods for the high-frequency analysis of MEMS capaci-rive switches[会,英]/Vietzorreck,L.& Coccetti,F.//2000 IEEE Topical Meeting on Silicon Monolithic Inte-grated Circuits in RF Systems.Digest of Papers.—123～124(EC)Y2001-62727-V-437 0111245开关电容器电路技术(含5篇文章)=Switched-capaci-tor circuit techniques[会,英]//2000 IEEE InternationalSymposium on Circuits and Systems,Vol.15.—V-437～456(PC)本部分含5篇文章。题名为:MOS 抽样开关“开通”电阻变化降低法,开关电容器用的甚低压全微分放大器,伪微分开关电容器级用的有效共模反馈电路,周期性不均匀单个抽样开关电容器电路和 MOSFET 开关电容器(SC)电路的线性度增强技术。0111246SPWM