飞利浦BiCMOS逻辑器件采用DQFN封装技术

皇家飞利浦电子公司日前采用微缩超薄四方扁平无引脚(DQFN)封装，推出业界最小的BiCMOS逻辑器件。飞利浦采用DQFN封装，可以提供与目前较大的BiCMOS逻辑器件同样的性能特征，而封装体积却缩小了35％。

半导体激光钎焊工艺参数对QFP器件微焊点强度的影响

采用90 W半导体激光软钎焊系统对方形扁平式封装器件(QFP)进行了焊接试验研究,并对不同激光输出功率下形成的QFP结构焊点进行了力学性能比较。研究结果表明,半导体激光软钎焊不仅能够大幅度地提高Sn-Ag-Cu钎料QFP微焊点的抗拉强度,而且也能够明显地改善Sn-Pb钎料QFP微焊点的抗拉强度。在相同的钎料成分下,半导体激光输出功率直接影响QFP焊点的抗拉强度,研究结果可为提高QFP微焊点强度和可靠性提供一个有效的解决方法。

粘结剂形态及尺寸对QFN器件热应力的影响

使用有限元软件MSC.Marc分析了芯片粘结剂的形态、厚度和宽度对典型微电子封装QFN(四方扁平无引脚封装)器件热应力的影响。结果表明:在有限元网格密度相同的条件下,粘结剂形态的不同会对QFN器件的热应力产生较大影响,粘结剂无溢出形态的最大热应力为85.87MPa,而粘结剂有溢出形态的最大热应力为77.84MPa,并且最大热应力出现的位置也不同;粘结剂的厚度和宽度对热应力的影响不明显;由于粘结剂形态的不同界面热应力的分布会有较大差别。

图像传感器封装结构设计与分析

基于方形扁平无引脚封装QFN和小外形封装SOP两种封装形式设计了6种不同尺寸的图像传感器封装结构,利用有限元分析软件ANSYS对其进行了稳态温度分析。结果表明,QFN封装结构的3种方案最高温度分别为56.596,40.766和39.051℃;SOP封装结构的3种方案分别为43.53,45.015和40.536℃。QFN结构设计的散热性能要优于SOP,但SOP结构设计的整体温度相对比较均匀。最优方案为QFN的第3种设计方案,芯片整体结构尺寸为2.5 mm×2 mm×0.4 mm。

QFN封装元件组装工艺技术研究

QFN是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。由于底部中央的大暴露焊盘被焊接到PCB的散热焊盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。介绍了QFN的特点、分类、工艺要点和返修。

QFN器件焊接质量及可靠性改善方法的研究

在QFN器件组装后的可靠性试验或者在其使用过程中,焊点内部蠕变和应力释放会使得晶粒逐渐地粗化而出现微裂纹,这是导致焊点可靠性风险的主要原因之一。从改善散热焊盘空洞率及控制焊点高度的角度出发,提出了一种采用绿油阻焊分割设计散热焊盘的新方法,以期在改善QFN器件焊接质量的基础上提升焊接可靠性。首先,采用ANSYS仿真对QFN进行了散热分析并评估了这种分割设计对焊点的可靠性的影响,结果表明,应力应变的最大值位于边角焊点的焊接界面,而且焊点的高度越高其可靠性就越好;其次,利用模型进一步计算发现,在焊点高度一致的情况下,采用新的分割设计方式对芯片的散热和焊点的可靠性没有影响;然后,通过SMT装联工艺后,对比PCB散热焊盘分割设计和传统设计对应的焊接质量发现,分割设计可以有效地降低散热焊盘的空洞率和控制焊点的高度;最后,基于QFN焊点的可靠性失效机理对其可靠性进行了讨论分析并对其寿命进行了预测。

基于QFN封装的X波段GaAs T/R套片设计

基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片。利用QFN技术将这套芯片封装在一起,组成2GHz带宽的QFN封装收/发(T/R)组件,输出功率大于1 W,封装尺寸为9mm×9mm×1mm。通过提高GaAs MMIC的集成度、放大器单边加电、内部端口匹配,创新性地实现了微波T/R组件的小型化。这几款芯片中最复杂的X波段幅相控制多功能芯片集成了T/R开关、六位数字移相器、五位数字衰减器、增益放大器及串转并驱动器。在工作频段内,收发状态下,增益大于5dB,1dB压缩输出功率(P-1)大于7dBm,移相均方根(RMS)误差小于2.5°,衰减均方根误差小于0.3dB,回波损耗小于-12dB,裸片尺寸为4.5mm×3.0mm×0.07mm。

细微间距器件焊点形态成形建模与预测

基于最小能量原理和焊点形态理论 ,以方形扁平封装器件 (QFP)焊点为例建立了细微间距 (FPT)器件焊点形态成形模型 ,运用有限元方法预测了QFP焊点形态 ,并运用该模型和有限元方法对QFP器件焊点三维形态问题进行了分析。

芯片封装技术的发展趋势

介绍了几种新型芯片封装技术的特点,并对未来的发展趋势及方向进行了初步分析。从中可以看出IC芯片与微电子封装技术相互促进、协调发展密不可分的关系。

QFN封装元件组装工艺技术的研究

QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、 以塑料作为密封材料的新兴表面贴装芯片封装技术。由于底部中央大暴露焊盘被焊接到PCB的散热焊 盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。文章 介绍了QFN的特点、分类、工艺要点和返修。

QFN封装元件组装工艺技术的研究

介绍了方形扁平无引脚封装(QuadFaltNo-leadPackage,QFN)的特点、分类、工艺要点和返修。

基于LTCC基板QFN封装高速链路仿真及性能测试

针对带有QFN(方形扁平无引脚封装)封装结构和腔槽的LTCC(低温共烧陶瓷)封装基板难以测试的问题,借鉴2X Thru原理,提出一种采用辅助测试板并进行去嵌入,从而获得LTCC封装基板性能的方法。通过对QFN与测试板互连结构的仿真优化,获得了较理想的阻抗匹配结构。在此基础上,对包含2个测试转接板、互连金丝、LTCC基板垂直通孔和QFN结构输出端,传输DC-40 GHz的差分信号的整个链路进行了联合仿真分析。最后,通过实物测试,对辅助测试板去嵌入后其性能基本与仿真结果一致,证明该方法能够解决此种结构的LTCC封装基板的测试问题。同时,获得整个链路的信号传输性能为插入损耗值≤2.7 dB,回波损耗≤-10 dB,满足产品对高速带宽的使用要求。

QFN封装元件组装工艺技术的研究

近几年来,QFN封装(Quad Flat No-lead,方形扁平无引脚封装)由于具有良好的电和热性能、体积小、重量轻,其应用正在快速增长。采用微型引线框架的QFN封装称为MLF封装(Micro Lead Frame-微引线框架)．QFN封装和CSP(Chip Size Package,芯片尺寸封装)有些相似,但元件底部没有焊球,与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊形成的焊点来实现的,对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中所应该关注的。本文将对上述各方面要求和影响进行探讨,对PCB焊盘设计、网板设计、检测和返修作详细地介绍。

2-6 GHz小型化、高效率GaN功率放大器

基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素,分别采用热仿真分析及红外热成像测试方法,得到功率放大器芯片的最高温度为198.61℃,能满足散热需求。功率放大器尺寸为7.0mm×7.0mm×1.2mm,在连续波测试条件下,漏极电压为28V,工作频带为2~6GHz,饱和输出功率大于40.5dBm,功率增益大于23dB,功率附加效率大于35%,测试结果均满足实际需求。

热循环对QFP焊点强度及其微观组织影响规律的数值模拟

采用有限元方法研究了QFP器件在25～125℃温度循环条件下的热疲劳寿命，试验结果186次与理论计算结果213次基本吻合。焊点强度试验以及断口SEM分析，初步揭示了热循环对QFP焊点抗拉强度及焊点组织的影响规律。结果表明，裂纹在焊点内侧钎料与焊盘界面处产生。随着热循环次数的增加，焊点抗拉强度逐渐降低；对断口形貌的SEM分析发现，热循环前的焊点为韧性断裂。随着热循环次数的增加，晶粒粗化，韧窝变大，经过120次热循环后的焊点断裂方式主要为脆性断裂，经过186次热循环后的焊点为完全脆性断裂。

QFP结构微焊点强度的试验

采用微焊点强度测试仪(STR-1000型)测试了方形扁平式封装器件(QFP)的抗拉强度,并对不同间距、不同钎料成分的QFP和SOP结构焊点进行了比较。研究结果表明,在相同的钎料成分下,焊脚间距越大,所需的抗拉力越大,抗拉强度越高;共晶钎料QFP焊点的抗拉强度比纯铅的抗拉强度低,QFP焊点的结合强度比钎料自身的抗拉强度高。

QFP结构在温度循环下的有限元分析

如果QFP电子封装器件发生较大塑性变形,将影响其正常使用.利用有限元分析技术来讨论温度循环载荷作用下影响QFP焊点塑性变形的因素,为控制其变形幅度提供依据.

PCB粘弹性对QFN焊点可靠性的影响

基于动态拉伸DMA实验所获得的FR—4PCB的蠕变柔量曲线,用广义Maxwell模型表征了PCB的粘弹性蠕变松弛特性。通过有限元软件MSC Marc分别模拟了基于PCB弹性和粘弹性两种不同性质下,QFN器件在–55～+125℃热循环条件下的应力应变,并利用修正后的Coffin-Masson方程分别计算了它们的热疲劳寿命。结果表明,基于粘弹性条件下QFN焊点可靠性模拟结果更接近实际情况。

QFN芯片表面划痕检测定位方法设计

在工业应用中,需要对方形扁平无引脚封装(Quad flat no-lead package,QFN)芯片表面划痕实时准确检测,提出了一种快速的芯片表面划痕检测定位方法.通过图像分割算法获取缺陷图像,结合轮廓提取算法可以较好地实现芯片表面划痕定位.同时,为了保证对芯片表面划痕实时检测,采用基于粒子群的Otsu多阈值算法进行图像分割,不仅使得图像中缺陷区域更加明显,而且缩短了芯片表面划痕检测时间.与直接采用Otsu算法相比,芯片表面划痕检测时间由秒级缩短至毫秒级,提高了芯片质量检测效率.该划痕快速定位检测方法对芯片检测设备软件系统开发与应用具有重要的参考价值.