无冲突存取系统的一类斜排方法

提出一种分段线性斜排方案,以解决具有N个存储模块的存储系统中的并行无冲突存取问题。在此基础上,提出一大类有效的分段线性斜排方案,含36种方案,它们中有些对n有不同的限制,而所能覆盖的数据模式也不尽相同。此方案把数据元素的逻辑地址分解为若干段,对各段进行线性组合而形成物理地址中的体号(即存储模块号),从而达到要求存储模块少而可并行存取的数据模式多的目的。

并行无存取冲突的存储器系统

本文给出了一种适用SIMD多处理机系统的共亨存储器(RAM)设计方案,它允许各处理机并行无存取冲突地存取各自的数据,以满足各种同步并行算法的需要。首先,给出了该方案的数据存放方法及其特性;随后,介绍了互联网络的结构及其功能,证明了该方案所能实现的并行存取的若干性能;最后,说明了系统的实现方法和优点。

可并行存取的共享RAM设计方案

给出一种有广泛适应性的可并行存取的共享RAM设计方案。该方案由数据的无冲突存取存放方法及处理机(或处理单元)与共享RAM之间的互联网络结构两部分组成,详细分析和论证了该方法和该网络的主要特点和性能,并说明了该方案的实现方法与其他方案相比较的优点。

基于EG LDPC码的快速译码器的FPGA设计与实现

针对Euclidean Geometry(EG)-LDPC码码字的循环特性以及FWBF(fast weighted bit flipping)算法的算法结构设计高速LDPC译码器。具体实现方法如下:首先通过对RAM进行合理的划分,赋给不同的RAM相应的规则号和初始地址值保证数据的无冲突存取,然后通过向量化操作实现运算数据的高速存取。此外,校验式品质计算模块通过引入一种新型的树形搜索电路来降低该模块的功耗和延迟。最后,对EG255码采用5路并行模式,在Cyclone III EP3C120F780C7芯片上实现,信息吞吐量可达75.98Mbs,占用芯片逻辑资源不超过23%,RAM资源不超过4%。