高密度混合电路封装技术发展趋势及可靠性评价方法研究

电子产品向小型化、智能化方向演进已是必然的发展趋势,高密度集成电路封装技术是实现产品小型化的关键技术。本文对高密度混合集成电路封装技术进行了深入研究,从基板选择、结构设计和散热设计等方面对高密度混合集成电路的封装设计进行了论述。在此基础上,结合国外非气密性混合集成电路保证要求,文章进一步研究了高密度非气密混合集成电路的可靠性评价方法,并通过应用实例说明了评价方法的有效性,可作为国产化非气密性集成电路质量保证体系建设的参考。

图像传感器封装结构设计与分析

基于方形扁平无引脚封装QFN和小外形封装SOP两种封装形式设计了6种不同尺寸的图像传感器封装结构,利用有限元分析软件ANSYS对其进行了稳态温度分析。结果表明,QFN封装结构的3种方案最高温度分别为56.596,40.766和39.051℃;SOP封装结构的3种方案分别为43.53,45.015和40.536℃。QFN结构设计的散热性能要优于SOP,但SOP结构设计的整体温度相对比较均匀。最优方案为QFN的第3种设计方案,芯片整体结构尺寸为2.5 mm×2 mm×0.4 mm。

QFN封装元件组装工艺技术研究

QFN是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。由于底部中央的大暴露焊盘被焊接到PCB的散热焊盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。介绍了QFN的特点、分类、工艺要点和返修。

基于QFN封装的X波段GaAs T/R套片设计

基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片。利用QFN技术将这套芯片封装在一起,组成2GHz带宽的QFN封装收/发(T/R)组件,输出功率大于1 W,封装尺寸为9mm×9mm×1mm。通过提高GaAs MMIC的集成度、放大器单边加电、内部端口匹配,创新性地实现了微波T/R组件的小型化。这几款芯片中最复杂的X波段幅相控制多功能芯片集成了T/R开关、六位数字移相器、五位数字衰减器、增益放大器及串转并驱动器。在工作频段内,收发状态下,增益大于5dB,1dB压缩输出功率(P-1)大于7dBm,移相均方根(RMS)误差小于2.5°,衰减均方根误差小于0.3dB,回波损耗小于-12dB,裸片尺寸为4.5mm×3.0mm×0.07mm。

芯片封装技术的发展趋势

介绍了几种新型芯片封装技术的特点,并对未来的发展趋势及方向进行了初步分析。从中可以看出IC芯片与微电子封装技术相互促进、协调发展密不可分的关系。

QFN封装元件组装工艺技术的研究

QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、 以塑料作为密封材料的新兴表面贴装芯片封装技术。由于底部中央大暴露焊盘被焊接到PCB的散热焊 盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。文章 介绍了QFN的特点、分类、工艺要点和返修。

QFN封装元件组装工艺技术的研究

介绍了方形扁平无引脚封装(QuadFaltNo-leadPackage,QFN)的特点、分类、工艺要点和返修。

基于LTCC基板QFN封装高速链路仿真及性能测试

针对带有QFN(方形扁平无引脚封装)封装结构和腔槽的LTCC(低温共烧陶瓷)封装基板难以测试的问题,借鉴2X Thru原理,提出一种采用辅助测试板并进行去嵌入,从而获得LTCC封装基板性能的方法。通过对QFN与测试板互连结构的仿真优化,获得了较理想的阻抗匹配结构。在此基础上,对包含2个测试转接板、互连金丝、LTCC基板垂直通孔和QFN结构输出端,传输DC-40 GHz的差分信号的整个链路进行了联合仿真分析。最后,通过实物测试,对辅助测试板去嵌入后其性能基本与仿真结果一致,证明该方法能够解决此种结构的LTCC封装基板的测试问题。同时,获得整个链路的信号传输性能为插入损耗值≤2.7 dB,回波损耗≤-10 dB,满足产品对高速带宽的使用要求。

QFN封装元件组装工艺技术的研究

近几年来,QFN封装(Quad Flat No-lead,方形扁平无引脚封装)由于具有良好的电和热性能、体积小、重量轻,其应用正在快速增长。采用微型引线框架的QFN封装称为MLF封装(Micro Lead Frame-微引线框架)．QFN封装和CSP(Chip Size Package,芯片尺寸封装)有些相似,但元件底部没有焊球,与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊形成的焊点来实现的,对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中所应该关注的。本文将对上述各方面要求和影响进行探讨,对PCB焊盘设计、网板设计、检测和返修作详细地介绍。

基片级封装技术节省空间并提升效率

随着所有应用领域的顾客都需要更高的移动性,电子业也将追求以更少的机板空间达到更高层次的功能。半导体组件例如模拟、分立式组件(discretes)、逻辑、以及微调节器筹广泛应用子各种市场。但光是缩减体积通常无法提供相同的整体效益,因此业者莫不致力于追求更高功率效益的解决方案。目前创新的封装方案与技术有覆晶、半导体级封装、裸晶筹,封装小型化以及功能集成两者相互搭配,能大幅节省空间,尤其是由多重市场半导体所支持的量产型电子产品市场。

DFN封装翘曲和应力分析与优化

回流焊过程中,双边扁平无引脚(DFN)封装会因为巨大的温度变化产生翘曲和应力,影响超高频射频识别(RFID)芯片的性能和可靠性。选取DFN3封装为例从理论方面分析结构和材料参数对封装翘曲和应力的影响,发现减小环氧塑封料(EMC)热膨胀系数(CTE)、增大其杨氏模量均能减小封装翘曲;通过有限元仿真分析得出的结论与理论分析相一致。为了减小封装翘曲和应力,选定具有更小CTE的9240HF10AK-B3 (Type R)作为新型EMC。通过有限元仿真结果对比发现,在25℃时,采用新型EMC的封装翘曲增大了16.8%,应力减小了4.1%;260℃时,其封装翘曲减小了45.7%,应力减小了9.2%。同时,新型EMC的RFID芯片标签回波损耗较之前优化了6.59%。

一款S波段大功率限幅器微封装模块设计

针对芯片封装小型化和高密度组装的技术趋势和行业要求,文章介绍了南京国博电子有限公司新研发的一款2~6 GHz无源限幅器模块,采用4 mm×4 mm×1.5 mm金属陶瓷无引脚表贴(QFN)封装,可伐盖板平行缝焊工艺,气密结构,在10 us脉宽、10%占空比脉冲条件下,耐受100 W输入功率,限幅电平不超过15 d Bm,该产品具有体积小、重量轻、承受功率大、可靠性高、一致性好等特点。

CQFN封装电特性研究

对CQFN封装进行了介绍,探讨了CQFN外壳不同的互连结构及信号完整性的评估方法。针对某款CQFN24陶瓷外壳,研究了封装的信号传输特性;并采用仿真方法对比了不同传输结构对信号完整性的影响。针对差分信号的指标要求,提出了优化传输结构的方法,对于提高CQFN封装电特性具有一定的参考作用。

2-6 GHz小型化、高效率GaN功率放大器

基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素,分别采用热仿真分析及红外热成像测试方法,得到功率放大器芯片的最高温度为198.61℃,能满足散热需求。功率放大器尺寸为7.0mm×7.0mm×1.2mm,在连续波测试条件下,漏极电压为28V,工作频带为2~6GHz,饱和输出功率大于40.5dBm,功率增益大于23dB,功率附加效率大于35%,测试结果均满足实际需求。

粘结剂形态及尺寸对QFN器件热应力的影响

使用有限元软件MSC.Marc分析了芯片粘结剂的形态、厚度和宽度对典型微电子封装QFN(四方扁平无引脚封装)器件热应力的影响。结果表明:在有限元网格密度相同的条件下,粘结剂形态的不同会对QFN器件的热应力产生较大影响,粘结剂无溢出形态的最大热应力为85.87MPa,而粘结剂有溢出形态的最大热应力为77.84MPa,并且最大热应力出现的位置也不同;粘结剂的厚度和宽度对热应力的影响不明显;由于粘结剂形态的不同界面热应力的分布会有较大差别。

EMC材料特性参数对QFN器件热应力的影响

利用动态机械分析仪测定环氧模塑封(EMC)材料随温度变化的杨氏模量;使用热机械分析仪测定EMC随温度变化的尺寸变化量,并拟合得到热膨胀系数。在实验数据的基础上,变动EMC的橡胶态杨氏模量、玻璃态杨氏模量、玻璃转化温度以及热膨胀系数,并使用有限元软件MSCMarc分别模拟其热应力,以此来分析材料特性参数对热应力的影响。结果表明:QFN器件的最大热应力出现在芯片、粘结剂和EMC的连接处;减小橡胶态或玻璃态的杨氏模量可以有效地减小热应力;增大玻璃转化温度或热膨胀系数,QFN器件的热应力都会有所增加。